PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kolodny, Avinoam"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Timing-constrained power minimization in VLSI circuits by simultaneous multilayer wire spacing.

, , und . Integration, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kolodny, Avinoam
Eine Person hinzufügen mit dem Namen Kolodny, Avinoam
 

Weitere Publikationen von Autoren mit dem selben Namen

On-die decoupling capacitance: frequency domain analysis of activity radius., , , und . ISCAS, IEEE, (2006)Scheduling Multiple Multithreaded Applications on Asymmetric and Symmetric Chip Multiprocessors., , und . PAAP, Seite 65-72. IEEE Computer Society, (2010)Memristor-based IMPLY logic design procedure., , , und . ICCD, Seite 142-147. IEEE Computer Society, (2011)Crosstalk noise reduction in synthesized digital logic circuits., und . IEEE Trans. VLSI Syst., 11 (6): 1153-1158 (2003)A clock-tuning circuit for system-on-chip., , und . IEEE Trans. VLSI Syst., 11 (4): 616-626 (2003)Timing-constrained power minimization in VLSI circuits by simultaneous multilayer wire spacing., , und . Integration, (2015)Task Scheduling Based On Thread Essence and Resource Limitations., , und . JCP, 7 (1): 53-64 (2012)Logic Gates as Repeaters (LGR) for Timing Optimization of SoC Interconnects., , , und . VLSI-SOC, Seite 99-104. Technische Universität Darmstadt, Insitute of Microelectronic Systems, (2003)Design and dynamic management of hierarchical NoCs., , und . Microprocessors and Microsystems - Embedded Hardware Design, (2016)Quasi Fat Trees for HPC Clouds and Their Fault-Resilient Closed-Form Routing., , und . Hot Interconnects, Seite 41-48. IEEE Computer Society, (2014)