Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Hardware architecture for the fast pattern matching.

J. Kastil, V. Kosar, und J. Korenek. DDECS, Seite 120-123. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tim Janz University of Stuttgart

PD Dr. phil. Frank Janle University of Stuttgart

Benedikt Janny

Isabel Janowsky University of Stuttgart

Hon. -Prof. Dr. Martin Jansen University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Methodology for Fast Pattern Matching by Deterministic Finite Automaton with Perfect Hashing.J. Kastil, J. Korenek, und O. Lengál. DSD, Seite 823-829. IEEE Computer Society, (2009)Mapping Trained Neural Networks to FPNNs.M. Krcma, J. Kastil, und Z. Kotásek. DDECS, Seite 157-160. IEEE Computer Society, (2015)Fault tolerant system design and SEU injection based testing.M. Straka, J. Kastil, Z. Kotásek, und L. Miculka. Microprocessors and Microsystems - Embedded Hardware Design, 37 (2): 155-173 (2013)Fault Tolerant Structure for SRAM-Based FPGA via Partial Dynamic Reconfiguration.M. Straka, J. Kastil, und Z. Kotásek. DSD, Seite 365-372. IEEE Computer Society, (2010)High speed pattern matching algorithm based on deterministic finite automata with faulty transition table.J. Kastil, und J. Korenek. ANCS, Seite 7. ACM, (2010)Netbench: Framework for Evaluation of Packet Processing Algorithms.V. Pus, J. Tobola, V. Kosar, J. Kastil, und J. Korenek. ANCS, Seite 95-96. IEEE Computer Society, (2011)Hardware architecture for the fast pattern matching.J. Kastil, V. Kosar, und J. Korenek. DDECS, Seite 120-123. IEEE Computer Society, (2013)Hardware accelerated pattern matching based on Deterministic Finite Automata with perfect hashing.J. Kastil, und J. Korenek. DDECS, Seite 149-152. IEEE Computer Society, (2010)Automatic Construction of On-line Checking Circuits Based on Finite Automata.L. Matuova, J. Kastil, und Z. Kotásek. DSD, Seite 326-332. IEEE Computer Society, (2014)Dependability Analysis of Fault Tolerant Systems Based on Partial Dynamic Reconfiguration Implemented into FPGA.J. Kastil, M. Straka, L. Miculka, und Z. Kotásek. DSD, Seite 250-257. IEEE Computer Society, (2012)