Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A data-interlacing architecture with two-dimensional data-reuse for full-search block-matching algorithm.

Y. Lai, und L. Chen. IEEE Trans. Circuits Syst. Video Techn., 8 (2): 124-127 (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hong Chen University of Stuttgart

Yiyin Chen University of Stuttgart

Jun Chen University of Stuttgart

Lu Chen University of Stuttgart

Yingxing Cheng University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Flipping structure: an efficient VLSI architecture for lifting-based discrete wavelet transform.C. Huang, P. Tseng, und L. Chen. IEEE Trans. Signal Processing, 52 (4): 1080-1089 (2004)Analysis and VLSI architecture for 1-D and 2-D discrete wavelet transform.C. Huang, P. Tseng, und L. Chen. IEEE Trans. Signal Processing, 53 (4): 1575-1586 (2005)Partial-result-reuse architecture and its design technique for morphological operations with flat structuring elements.S. Chien, S. Ma, und L. Chen. IEEE Trans. Circuits Syst. Video Techn., 15 (9): 1156-1169 (2005)Level C+ data reuse scheme for motion estimation with corresponding coding orders.C. Chen, C. Huang, Y. Chen, und L. Chen. IEEE Trans. Circuits Syst. Video Techn., 16 (4): 553-558 (2006)An efficient and simple VLSI tree architecture for motion estimation algorithms.Y. Jehng, L. Chen, und T. Chiueh. IEEE Trans. Signal Processing, 41 (2): 889-900 (1993)Scalable module-based architecture for MPEG-4 BMA motion estimation.M. Hsu, H. Chang, Y. Wang, und L. Chen. ISCAS (2), Seite 245-248. IEEE, (2001)128-channel Spike Sorting Processor with a Parallel-folding Structure in 90nm Process.T. Chen, W. Liu, und L. Chen. ISCAS, Seite 1253-1256. IEEE, (2009)On-chip Principal Component Analysis with a Mean Pre-estimation Method for Spike Sorting.T. Chen, K. Chen, W. Liu, und L. Chen. ISCAS, Seite 3110-3113. IEEE, (2009)Frame-level data reuse for motion-compensated temporal filtering.C. Chen, Y. Chen, C. Cheng, und L. Chen. ISCAS, IEEE, (2006)Multiple-lifting scheme: memory-efficient VLSI implementation for line-based 2-D DWT.C. Cheng, C. Huang, P. Tseng, C. Pan, und L. Chen. ISCAS (5), Seite 5190-5193. IEEE, (2005)