PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Athikulwongse, Krit"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
TSV stress aware timing analysis with applications to 3D-IC layout optimization.

, , , , und . DAC, Seite 803-806. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Athikulwongse, Krit
Eine Person hinzufügen mit dem Namen Athikulwongse, Krit
 

Weitere Publikationen von Autoren mit dem selben Namen

Design and analysis of 3D-MAPS: A many-core 3D processor with stacked memory., , , , , , , , , und 9 andere Autor(en). CICC, Seite 1-4. IEEE, (2010)Design for manufacturability and reliability for TSV-based 3D ICs., , , , , , , und . ASP-DAC, Seite 750-755. IEEE, (2012)Buffered clock tree sizing for skew minimization under power and thermal budgets., , und . ASP-DAC, Seite 474-479. IEEE, (2010)Fast bidirectional shortest path on GPU., , , , , und . IEICE Electronic Express, 13 (6): 20160036 (2016)Exploiting die-to-die thermal coupling in 3D IC placement., , und . DAC, Seite 741-746. ACM, (2012)Application Specific Architecture for Hardware Accelerating HOG-SVM to Achieve High Throughput on HD Frames., , , , , und . ASAP, Seite 131-134. IEEE, (2019)High Performance Application Specific Stream Architecture for Hardware Acceleration of HOG-SVM on FPGA., , , , , und . IEICE Transactions, 102-A (12): 1792-1803 (2019)Study of Through-Silicon-Via Impact on the 3-D Stacked IC Layout., , und . IEEE Trans. VLSI Syst., 21 (5): 862-874 (2013)Impact of Mechanical Stress on the Full Chip Timing for Through-Silicon-Via-based 3-D ICs., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (6): 905-917 (2013)A study of Through-Silicon-Via impact on the 3D stacked IC layout., , und . ICCAD, Seite 674-680. ACM, (2009)