Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Testbench qualification for SystemC-AMS timed data flow models.

M. Hassan, D. Große, H. Le, T. Vörtler, K. Einwich, und R. Drechsler. DATE, Seite 857-860. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bärbel Große-Wöhrmann University of Stuttgart

Daniel Vietz University of Stuttgart

Execution Patterns for Quantum ApplicationsD. Georg, J. Barzen, M. Beisel, F. Leymann, J. Obst, D. Vietz, B. Weder, und V. Yussupov. Proceedings of the 18th International Conference on Software Technologies, Seite 258-268. Setúbal, SciTePress, (2023)

Daniel Georg University of Stuttgart

Execution Patterns for Quantum ApplicationsD. Georg, J. Barzen, M. Beisel, F. Leymann, J. Obst, D. Vietz, B. Weder, und V. Yussupov. Proceedings of the 18th International Conference on Software Technologies, Seite 258-268. Setúbal, SciTePress, (2023)

Dr. Daniel Hernandez University of Stuttgart

Predicate-Conditional Conformalized Answer Sets for Knowledge Graph EmbeddingsY. Zhu, D. Hernández, Y. He, Z. Ding, B. Xiong, E. Kharlamov, und S. Staab. Findings of the Association for Computational Linguistics, ACL 2025, Seite 4145--4167. Association for Computational Linguistics, (Juli 2025)

Daniel Krüger University of Stuttgart

CMOS Integrated Circuits for the Quantum Information SciencesJ. Anders, M. Babaie, J. Bardin, I. Bashir, G. Billiot, E. Blokhina, S. Bonen, E. Charbon, J. Chiaverini, I. Chuang und 19 andere Autor(en). IEEE transactions on quantum engineering, (2023)

Weitere Publikationen von Autoren mit dem selben Namen

Formal verification of integer multipliers by combining Gröbner basis with logic reduction.A. Sayed-Ahmed, D. Große, U. Kühne, M. Soeken, und R. Drechsler. DATE, Seite 1048-1053. IEEE, (2016)ParCoSS: Efficient Parallelized Compiled Symbolic Simulation.V. Herdt, H. Le, D. Große, und R. Drechsler. CAV (2), Volume 9780 von Lecture Notes in Computer Science, Seite 177-183. Springer, (2016)Localizing features of ESL models for design understanding.M. Michael, D. Große, und R. Drechsler. FDL, Seite 120-125. IEEE, (2012)Automatic TLM Fault Localization for SystemC.H. Le, D. Große, und R. Drechsler. IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (8): 1249-1262 (2012)Combining sequentialization-based verification of multi-threaded C programs with symbolic Partial Order Reduction.V. Herdt, H. Le, D. Große, und R. Drechsler. STTT, 21 (5): 545-565 (2019)Extensible and Configurable RISC-V Based Virtual Prototype.V. Herdt, D. Große, H. Le, und R. Drechsler. FDL, Seite 5-16. IEEE, (2018)Approximate BDD Optimization with Prioritized ε-Preferred Evolutionary Algorithm.S. Shirinzadeh, M. Soeken, D. Große, und R. Drechsler. GECCO (Companion), Seite 79-80. ACM, (2016)From Requirements and Scenarios to ESL Design in SystemC.H. Le, D. Große, und R. Drechsler. ISED, Seite 183-187. IEEE, (2012)Lazy-CSeq-SP: Boosting Sequentialization-Based Verification of Multi-threaded C Programs via Symbolic Pruning of Redundant Schedules.V. Herdt, H. Le, D. Große, und R. Drechsler. ATVA, Volume 9364 von Lecture Notes in Computer Science, Seite 228-233. Springer, (2015)metaSMT: Focus on Your Application not on Solver Integration.F. Haedicke, S. Frehse, G. Fey, D. Große, und R. Drechsler. DIFTS@FMCAD, Volume 832 von CEUR Workshop Proceedings, CEUR-WS.org, (2011)