Autor der Publikation

A compiler algorithm to reduce invalidation latency in virtual shared memory systems.

, , und . IEEE PACT, Seite 248-257. IEEE Computer Society, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Integrating Loop and Data Transformations for Global Optimization., und . J. Parallel Distrib. Comput., 62 (4): 563-590 (2002)An Empirical Architecture-Centric Approach to Microarchitectural Design Space Exploration., , und . IEEE Trans. Computers, 60 (10): 1445-1458 (2011)Obituary: Peter Knijnenburg (1961-2007)., und . Concurrency and Computation: Practice and Experience, 21 (1): 5 (2009)The effect of cache models on iterative compilation for combined tiling and unrolling., , , und . Concurrency and Computation: Practice and Experience, 16 (2-3): 247-270 (2004)A hierarchical locality algorithm for NUMA compilation.. PDP, Seite 106-113. IEEE Computer Society, (1995)Compiler Directed Early Register Release., , , , und . IEEE PACT, Seite 110-122. IEEE Computer Society, (2005)Quick and Practical Run-Time Evaluation of Multiple Program Optimizations., , , und . Trans. HiPEAC, (2007)Compiler Transformation of Pointers to Explicit Array Accesses in DSP Applications., und . CC, Volume 2027 von Lecture Notes in Computer Science, Seite 69-85. Springer, (2001)Four Metrics to Evaluate Heterogeneous Multicores., , und . TACO, 12 (4): 37:1-37:25 (2016)IATAC: a smart predictor to turn-off L2 cache lines., , , und . TACO, 2 (1): 55-77 (2005)