PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Benkoski, Jacques"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power Crisis in SoC Design: Strategies for Constructing Low-Power, High-Performance SoC Designs.

, , , , , , , und . DATE, Seite 538. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jacques Aubron University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

0.13 micron: Will the Speed Bumps Slow the Race to Market?, und . ISQED, Seite 229-232. IEEE Computer Society, (2001)A New Approach to Hierarchical and Statistical Timing Simulations., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 6 (6): 1039-1052 (1987)Automatic import of custom designs into a cell-based environment using switch-level analysis and circuit simulation., , , und . EURO-DAC, Seite 28-31. IEEE Computer Society Press, (1992)TATOO: an industrial timing analyzer with false path elimination and test pattern generation., und . EURO-DAC, Seite 256-260. EEE Computer Society, (1991)Timing verification using statically sensitizable paths., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 9 (10): 10723-10784 (1990)Demosthenes-A technology-independent power DMOS layout generator., , , , , und . EURO-DAC, Seite 178-183. IEEE Computer Society, (1993)Power Crisis in SoC Design: Strategies for Constructing Low-Power, High-Performance SoC Designs., , , , , , , und . DATE, Seite 538. IEEE Computer Society, (2002)Static Timing Analysis Using Interval Constraints., und . ICCAD, Seite 308-311. IEEE Computer Society, (1991)Computation of Delay Defect and Delay Fault Probabilities Using a Statistical Timing Simulator., und . ITC, Seite 153-160. IEEE Computer Society, (1989)The Role of Timing Verification in Layout Synthesis., und . DAC, Seite 612-619. ACM, (1991)