Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Threshold voltage distribution in MLC NAND flash memory: characterization, analysis, and modeling.

Y. Cai, E. Haratsch, O. Mutlu, und K. Mai. DATE, Seite 1285-1290. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hon. -Prof. Dr. -Ing. Erich Schelkle University of Stuttgart

Prof. Dr. Erich Zahn University of Stuttgart

F. Dörr

Prof. Dr. Erich Kasper University of Stuttgart

F. Laufer

Weitere Publikationen von Autoren mit dem selben Namen

Threshold voltage distribution in MLC NAND flash memory: characterization, analysis, and modeling.Y. Cai, E. Haratsch, O. Mutlu, und K. Mai. DATE, Seite 1285-1290. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Characterizing, Exploiting, and Mitigating Vulnerabilities in MLC NAND Flash Memory Programming.Y. Cai, S. Ghose, Y. Luo, K. Mai, O. Mutlu, und E. Haratsch. CoRR, (2018)Neighbor-cell assisted error correction for MLC NAND flash memories.Y. Cai, G. Yalcin, O. Mutlu, E. Haratsch, O. Unsal, A. Cristal, und K. Mai. SIGMETRICS, Seite 491-504. ACM, (2014)A study of polar codes for MLC NAND flash memories.Y. Li, H. Alhussien, E. Haratsch, und A. Jiang. ICNC, Seite 608-612. IEEE Computer Society, (2015)Write process modeling in MLC flash memories using renewal theory.M. Asadi, E. Haratsch, A. Kavcic, und N. Santhanam. ISIT, Seite 651-655. IEEE, (2015)Noise modeling and capacity analysis for NAND flash memories.Q. Li, A. Jiang, und E. Haratsch. ISIT, Seite 2262-2266. IEEE, (2014)A Bit-Node Centric Architecture for Low-Density Parity-Check Decoders.R. Ratnayake, E. Haratsch, und G. Wei. GLOBECOM, Seite 265-270. IEEE, (2007)VLSI Design of High-Rate Quasi-Cyclic LDPC Codes for Magnetic Recording Channel.H. Zhong, T. Zhang, und E. Haratsch. CICC, Seite 325-328. IEEE, (2006)Errors in Flash-Memory-Based Solid-State Drives: Analysis, Mitigation, and Recovery.Y. Cai, S. Ghose, E. Haratsch, Y. Luo, und O. Mutlu. CoRR, (2017)Read Disturb Errors in MLC NAND Flash Memory.Y. Cai, Y. Luo, S. Ghose, E. Haratsch, K. Mai, und O. Mutlu. CoRR, (2018)