Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Keep it straight: teaching placement how to better handle designs with datapaths.

S. Ward, M. Kim, N. Viswanathan, Z. Li, C. Alpert, E. Jr., und D. Pan. ISPD, Seite 79-86. ACM, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Charles Clark University of Stuttgart

J. K\"astner

J. Schwarz

J. K\"astner

J Walter

Weitere Publikationen von Autoren mit dem selben Namen

A Direct Combination of the Prim and Dijkstra Constructions for Improved Performance-driven Global Routing.C. Alpert, T. Hu, J. Huang, und A. Kahng. ISCAS, Seite 1869-1872. IEEE, (1993)Placement: Hot or Not?C. Alpert, Z. Li, G. Nam, C. Sze, N. Viswanathan, und S. Ward. ICCAD, Seite 283-290. ACM, (2012)Keep it straight: teaching placement how to better handle designs with datapaths.S. Ward, M. Kim, N. Viswanathan, Z. Li, C. Alpert, E. Jr., und D. Pan. ISPD, Seite 79-86. ACM, (2012)ICCAD-2013 CAD contest in placement finishing and benchmark suite.M. Kim, N. Viswanathan, Z. Li, und C. Alpert. ICCAD, Seite 268-270. IEEE, (2013)Faster minimization of linear wirelength for global placement.C. Alpert, T. Chan, A. Kahng, I. Markov, und P. Mulet. IEEE Trans. on CAD of Integrated Circuits and Systems, 17 (1): 3-13 (1998)Guest editorial.C. Alpert, und S. Sapatnekar. IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (4): 385-386 (2003)Hypergraph partitioning with fixed vertices [VLSI CAD].C. Alpert, A. Caldwell, A. Kahng, und I. Markov. IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (2): 267-272 (2000)Minimum buffered routing with bounded capacitive load for slew rate and reliability control.C. Alpert, A. Kahng, B. Liu, I. Mandoiu, und A. Zelikovsky. IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (3): 241-253 (2003)Buffer insertion for noise and delay optimization.C. Alpert, A. Devgan, und S. Quay. IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (11): 1633-1645 (1999)RC delay metrics for performance optimization.C. Alpert, A. Devgan, und C. Kashyap. IEEE Trans. on CAD of Integrated Circuits and Systems, 20 (5): 571-582 (2001)