PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Mishchenko, Alan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Board-level multiterminal net assignment for the partial cross-bar architecture.

, , , , , und . IEEE Trans. VLSI Syst., 11 (3): 511-514 (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Mishchenko, Alan
Eine Person hinzufügen mit dem Namen Mishchenko, Alan
 

Weitere Publikationen von Autoren mit dem selben Namen

Threshold Logic Synthesis Based on Cut Pruning., , , , und . ICCAD, Seite 494-499. IEEE, (2015)Mapping into LUT structures., , , , , und . DATE, Seite 1579-1584. IEEE, (2012)GLA: gate-level abstraction revisited., , , , , und . DATE, Seite 1399-1404. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Speculative reduction-based scalable redundancy identification., , , und . DATE, Seite 1674-1679. IEEE, (2009)Synthesis for regularity using decision diagrams logic IC synthesis and layout., und . ISCAS (5), Seite 4721-4724. IEEE, (2005)Efficient FPGA Resynthesis Using Precomputed LUT Structures., , , , und . FPL, Seite 532-537. IEEE Computer Society, (2010)Regular Realization of Symmetric Functions Using Reversible Logic., , , , , , , , , und . DSD, Seite 245-253. IEEE Computer Society, (2001)WireMap: FPGA Technology Mapping for Improved Routability and Enhanced LUT Merging., , , und . TRETS, 2 (2): 14:1-14:24 (2009)Improvements to boolean resynthesis., , , , , , , und . DATE, Seite 755-760. IEEE, (2018)Board-level multiterminal net assignment., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 130-135. ACM, (2002)