Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Mapping Optimisation for Scalable Multi-core ARchiTecture: The MOSART Approach.

B. Candaele, S. Aguirre, M. Sarlotte, I. Anagnostopoulos, S. Xydis, A. Bartzas, D. Bekiaris, D. Soudris, Z. Lu, X. Chen, J. Chabloz, A. Hemani, A. Jantsch, G. Vanmeerbeeck, J. Kreku, K. Tiensyrjä, F. Ieromnimon, D. Kritharidis, A. Wiefrink, B. Vanthournout, und P. Martin. ISVLSI, Seite 518-523. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hao Lu University of Stuttgart

Yong Lu University of Stuttgart

Junqi Lu University of Stuttgart

Lu Chen University of Stuttgart

Fiona Dominique Lüdecke University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Admitting and ejecting flits in wormhole-switched networks on chip.Z. Lu, und A. Jantsch. IET Computers & Digital Techniques, 1 (5): 546-556 (2007)Worst-case delay analysis of Variable Bit-Rate flows in network-on-chip with aggregate scheduling.F. Jafari, A. Jantsch, und Z. Lu. DATE, Seite 538-541. IEEE, (2012)Analysis and evaluation of per-flow delay bound for multiplexing models.Y. Long, Z. Lu, und X. Yan. DATE, Seite 1-4. European Design and Automation Association, (2014)A Low-Overhead Fault-Aware Deflection Routing Algorithm for 3D Network-on-Chip.C. Feng, M. Zhang, J. Li, J. Jiang, Z. Lu, und A. Jantsch. ISVLSI, Seite 19-24. IEEE Computer Society, (2011)Inter-process Communication Using Pipes in FPGA-Based Adaptive Computing.M. Liu, Z. Lu, W. Kuehn, und A. Jantsch. ISVLSI, Seite 80-85. IEEE Computer Society, (2010)Cluster-based Simulated Annealing for Mapping Cores onto 2D Mesh Networks on Chip.Z. Lu, L. Xia, und A. Jantsch. DDECS, Seite 92-97. IEEE Computer Society, (2008)Hardware/Software Co-design of a General-Purpose Computation Platform in Particle Physics.M. Liu, W. Kuehn, Z. Lu, A. Jantsch, S. Yang, T. Perez, und Z. Liu. FPT, Seite 177-183. IEEE, (2007)Multi-bit transient fault control for NoC links using 2D fault coding method.X. Chen, Z. Lu, Y. Lei, Y. Wang, und S. Chen. NOCS, Seite 1-8. IEEE, (2016)ATCA-based computation platform for data acquisition and triggering in particle physics experiments.M. Liu, J. Lang, S. Yang, T. Perez, W. Kuehn, H. Xu, D. Jin, Q. Wang, L. Li, Z. Liu und 2 andere Autor(en). FPL, Seite 287-292. IEEE, (2008)Custom Microcoded Dynamic Memory Management for Distributed On-Chip Memory Organizations.I. Anagnostopoulos, S. Xydis, A. Bartzas, Z. Lu, D. Soudris, und A. Jantsch. Embedded Systems Letters, 3 (2): 66-69 (2011)