PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Gebregiorgis, Anteneh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Modeling and Testing of Aging Faults in FinFET Memories for Automotive Applications.

, , , , , , und . ITC, Seite 1-10. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Gebregiorgis, Anteneh
Eine Person hinzufügen mit dem Namen Gebregiorgis, Anteneh
 

Weitere Publikationen von Autoren mit dem selben Namen

A Comprehensive Reliability Analysis Framework for NTC Caches: A System to Device Approach., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (3): 439-452 (2019)Towards Reliable In-Memory Computing : From Emerging Devices to Post-von-Neumann Architectures, , , , und . 2021 IFIP/IEEE 29th International Conference on Very Large Scale Integration (VLSI-SoC), Seite 174-179. Piscataway, IEEE, (2021)Test Pattern Generation for Approximate Circuits Based on Boolean Satisfiability., und . DATE, Seite 1028-1033. IEEE, (2019)Aging mitigation in memory arrays using self-controlled bit-flipping technique., , , , , und . ASP-DAC, Seite 231-236. IEEE, (2015)Maximizing Energy Efficiency in NTC by Variation-Aware Microprocessor Pipeline Optimization., , , , und . ISLPED, Seite 272-277. ACM, (2016)Modeling and Testing of Aging Faults in FinFET Memories for Automotive Applications., , , , , , und . ITC, Seite 1-10. IEEE, (2018)Resilient Energy-Constrained Microprocessor Architectures.. Karlsruhe Institute of Technology, Germany, (2019)A cross-layer approach for resiliency and energy efficiency in near threshold computing., , , , und . ICCAD, Seite 71. ACM, (2016)Reliability And Performance Challenges Of Ultra-Low Voltage Caches: A Trade-Off Analysis., und . IOLTS, Seite 265-268. IEEE, (2018)Instruction cache aging mitigation through Instruction Set Encoding., , , und . ISQED, Seite 325-330. IEEE, (2016)