PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Austin, Todd M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DVS for On-Chip Bus Designs Based on Timing Error Correction.

, , , , und . DATE, Seite 80-85. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

M. Nudischer

M. Kratzer

M. Liewald

M. Fittingho

M. Christmann

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimizations Enabled by a Decoupled Front-End Architecture., , und . IEEE Trans. Computers, 50 (4): 338-355 (2001)Challenges in processor modeling and validation Guest Editors?? introduction., , und . IEEE Micro, 19 (3): 9-14 (1999)DIVA: A Reliable Substrate for Deep Submicron Microarchitecture Design.. MICRO, Seite 196-207. ACM/IEEE Computer Society, (1999)Efficient Dynamic Scheduling Through Tag Elimination., und . ISCA, Seite 37-46. IEEE Computer Society, (2002)Microprocessor Verification via Feedback-Adjusted Markov Models., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (6): 1126-1138 (2007)Reliable Systems on Unreliable Fabrics., , , und . IEEE Design & Test of Computers, 25 (4): 322-332 (2008)Exploring Variability and Performance in a Sub-200-mV Processor., , , , , , , , , und 2 andere Autor(en). J. Solid-State Circuits, 43 (4): 881-891 (2008)Leakage Current: Moore's Law Meets Static Power., , , , , , , , und . IEEE Computer, 36 (12): 68-75 (2003)DVS for On-Chip Bus Designs Based on Timing Error Correction, , , , und . CoRR, (2007)Ozone: Efficient Execution with Zero Timing Leakage for Modern Microarchitectures., und . CoRR, (2017)