Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Power and Fault Analysis Resistance in Hardware through Dynamic Reconfiguration.

N. Mentens, B. Gierlichs, und I. Verbauwhede. CHES, Volume 5154 von Lecture Notes in Computer Science, Seite 346-362. Springer, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. rer. nat. Ingrid Weiß University of Stuttgart

Ingrid Eipper University of Stuttgart

Ingrid Albright University of Stuttgart

Univ. -Prof. Dr. rer. nat. Ingrid Ehrlich University of Stuttgart

Ingrid Bock University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A Scalable and High Performance Elliptic Curve Processor with Resistance to Timing Attacks.A. Hodjat, D. Hwang, und I. Verbauwhede. ITCC (1), Seite 538-543. IEEE Computer Society, (2005)Place and Route for Secure Standard Cell Design.K. Tiri, und I. Verbauwhede. CARDIS, Volume 153 von IFIP, Seite 143-158. Kluwer/Springer, (2004)Domain Specific Tools and Methods for Application in Security Processor Design.P. Schaumont, und I. Verbauwhede. Design Autom. for Emb. Sys., 7 (4): 365-383 (2002)Lightweight Prediction-Based Tests for On-Line Min-Entropy Estimation.M. Grujic, V. Rozic, B. Yang, und I. Verbauwhede. Embedded Systems Letters, 9 (2): 45-48 (2017)Design of an Interconnect Architecture and Signaling Technology for Parallelism in Communication.J. Kim, I. Verbauwhede, und M. Chang. IEEE Trans. VLSI Syst., 15 (8): 881-894 (2007)Fair and Consistent Hardware Evaluation of Fourteen Round Two SHA-3 Candidates.M. Knezevic, K. Kobayashi, J. Ikegami, S. Matsuo, A. Satoh, Ü. Koçabas, J. Fan, T. Katashita, T. Sugawara, K. Sakiyama und 4 andere Autor(en). IEEE Trans. VLSI Syst., 20 (5): 827-840 (2012)Machine learning in side-channel analysis: a first study.G. Hospodar, B. Gierlichs, E. Mulder, I. Verbauwhede, und J. Vandewalle. J. Cryptographic Engineering, 1 (4): 293-302 (2011)The Impact of Pulsed Electromagnetic Fault Injection on True Random Number Generators.M. Madau, M. Agoyan, J. Balasch, M. Grujic, P. Haddad, P. Maurine, V. Rozic, D. Singelée, B. Yang, und I. Verbauwhede. FDTC, Seite 43-48. IEEE Computer Society, (2018)Iteration Bound Analysis and Throughput Optimum Architecture of SHA-256 (384, 512) for Hardware Implementations.Y. Lee, H. Chan, und I. Verbauwhede. WISA, Volume 4867 von Lecture Notes in Computer Science, Seite 102-114. Springer, (2007)Teaching HW/SW codesign with a Zynq ARM/FPGA SoC.J. Balasch, A. Beckers, D. Bozilov, S. Roy, F. Turan, und I. Verbauwhede. EWME, Seite 63-66. IEEE, (2018)