PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chakrabarty, Krishnendu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Output-bit selection with X-avoidance using multiple counters for test-response compaction.

, , , und . ETS, Seite 1-6. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chakrabarty, Krishnendu
Eine Person hinzufügen mit dem Namen Chakrabarty, Krishnendu
 

Weitere Publikationen von Autoren mit dem selben Namen

Fault diagnosis for flow-based microfluidic biochips., , und . VTS, Seite 1-6. IEEE Computer Society, (2015)On-Line Testing of Lab-on-Chip Using Digital Microfluidic Compactors., und . IOLTS, Seite 213-218. IEEE Computer Society, (2008)Reliability and performance trade-offs for 3D NoC-enabled multicore chips., , , und . DATE, Seite 1429-1432. IEEE, (2016)Pre-bond testing of the silicon interposer in 2.5D ICs., , , und . DATE, Seite 978-983. IEEE, (2016)Task Feasibility Analysis and Dynamic Voltage Scaling in Fault-Tolerant Real-Time Embedded Systems., und . DATE, Seite 1170-1175. IEEE Computer Society, (2004)Zero-aliasing space compaction using linear compactors with bounded overhead.. IEEE Trans. on CAD of Integrated Circuits and Systems, 17 (5): 452-457 (1998)Design of reconfigurable composite microsystems based on hardware/software codesign principles., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (8): 987-995 (2002)Test response compaction using multiplexed parity trees., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 15 (11): 1399-1408 (1996)On the quality of accumulator-based compaction of test responses., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 16 (8): 916-922 (1997)Efficient test access mechanism optimization for system-on-chip., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (5): 635-643 (2003)