PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Valero, Mateo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Profile-guided transaction coalescing - lowering transactional overheads by merging transactions.

, , , , und . TACO, 10 (4): 50:1-50:18 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Valero, Mateo
Eine Person hinzufügen mit dem Namen Valero, Mateo
 

Weitere Publikationen von Autoren mit dem selben Namen

Partitioning: An Essential Step in Mapping Algorithms Into Systolic Array Processors., , und . IEEE Computer, 20 (7): 77-89 (1987)Errata on "Measuring Experimental Error in Microprocessor Simulation"., , , , , , und . SIGARCH Computer Architecture News, 30 (1): 2-4 (2002)Bandwidth of Crossbar and Multiple-Bus Connections for Multiprocessors., , und . IEEE Trans. Computers, 31 (12): 1227-1234 (1982)Software and Hardware Techniques to Optimize Register File Utilization in VLIW Architectures., , , und . International Journal of Parallel Programming, 32 (6): 447-474 (2004)Hybrid Transactional Memory with Pessimistic Concurrency Control., , , , , , , und . International Journal of Parallel Programming, 39 (3): 375-396 (2011)Register Constrained Modulo Scheduling., , , und . IEEE Trans. Parallel Distrib. Syst., 15 (5): 417-430 (2004)Profile-guided transaction coalescing - lowering transactional overheads by merging transactions., , , , und . TACO, 10 (4): 50:1-50:18 (2013)Fair CPU time accounting in CMP+SMT processors., , , und . TACO, 9 (4): 50:1-50:25 (2013)Hardware transactional memory with software-defined conflicts., , , , , , , und . TACO, 8 (4): 31:1-31:20 (2012)Exploiting instruction- and data-level parallelism., und . IEEE Micro, 17 (5): 20-27 (1997)