Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Parallelizing sparse LU decomposition on FPGAs.

G. Wu, X. Xie, Y. Dou, J. Sun, D. Wu, und Y. Li. FPT, Seite 352-359. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lingyue Wu University of Stuttgart

A Lashing-Mortise-Tenon Timber Joint for Automatic On-Site AssemblyL. Wu, und A. Lauer. (Juni 2025)

Jingcheng Wu University of Stuttgart

Yongxiang Wu University of Stuttgart

Hanchuan Wu University of Stuttgart

Philipp Wundrack University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Parallelizing sparse LU decomposition on FPGAs.G. Wu, X. Xie, Y. Dou, J. Sun, D. Wu, und Y. Li. FPT, Seite 352-359. IEEE, (2012)A deeply-pipelined FPGA-based SpMV accelerator with a hardware-friendly storage scheme.S. Guo, Y. Dou, Y. Lei, und G. Wu. IEICE Electronic Express, 12 (11): 20150161 (2015)Designing a Coarse-Grained Reconfigurable Architecture Using Loop Self-Pipelining.J. Xu, G. Wu, Y. Dou, und Y. Dong. Asia-Pacific Computer Systems Architecture Conference, Volume 4186 von Lecture Notes in Computer Science, Seite 567-573. Springer, (2006)The Implementation of a Coarse-Grained Reconfigurable Architecture with Loop Self-pipelining.Y. Dou, J. Xu, und G. Wu. ARC, Volume 4419 von Lecture Notes in Computer Science, Seite 155-166. Springer, (2007)A Fine-grained Pipelined Implementation of the LINPACK Benchmark on FPGAs.G. Wu, Y. Dou, Y. Lei, J. Zhou, M. Wang, und J. Jiang. FCCM, Seite 183-190. IEEE Computer Society, (2009)A Unified Co-Processor Architecture for Matrix Decomposition.Y. Dou, J. Zhou, G. Wu, J. Jiang, Y. Lei, und S. Ni. J. Comput. Sci. Technol., 25 (4): 874-885 (2010)Computation rotating for data reuse.G. Wu, J. Xu, Y. Dou, und M. Wang. ACSAC, Seite 1-7. IEEE Computer Society, (2008)Automatic synthesis of processor arrays with local memories on FPGAs.G. Wu, Y. Dou, und M. Wang. FPT, Seite 249-252. IEEE, (2010)Instruction Selection for Subword Level Parallelism Optimizations for Application Specific Instruction Processors.M. Wang, G. Wu, und Z. Wang. ISPA, Volume 4742 von Lecture Notes in Computer Science, Seite 946-957. Springer, (2007)A High Performance and Memory Efficient LU Decomposer on FPGAs.G. Wu, Y. Dou, J. Sun, und G. Peterson. IEEE Trans. Computers, 61 (3): 366-378 (2012)