PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Roy, Subir"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Approximation Algorithms for Min-k-overlap Problems Using the Principal Lattice of Partitions Approach.

, , und . MFCS, Volume 841 von Lecture Notes in Computer Science, Seite 525-535. Springer, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ph. D. Sarbani Roy University of Stuttgart

Rajarshi Roy University of Stuttgart

Ranjith Mathew Roy University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Approximation Algorithms for Min-k-overlap Problems Using the Principal Lattice of Partitions Approach., , und . MFCS, Volume 841 von Lecture Notes in Computer Science, Seite 525-535. Springer, (1994)Application of the principal partition and principal lattice of partitions of a graph to the problem of decomposition of a finite state machine., und . ISCAS, Seite 2564-2567. IEEE, (1993)Towards a universal model for personal mobility management., , und . WCNC, Seite 1578-1583. IEEE, (2000)Approximation Algorithms for Min-k-Overlap Problems Using the Principal Lattice of Partitions Approach., , und . J. Algorithms, 21 (2): 306-330 (1996)Functional Verification of System on Chips-Practices, Issues and Challenges (Tutorial Abstract)., , , , und . VLSI Design, Seite 11-13. IEEE Computer Society, (2002)Modeling Techniques for Formal Verification of BIST Controllers and Their Integration into SOC Designs., und . VLSI Design, Seite 364-372. IEEE Computer Society, (2007)Formal verification based on assume and guarantee approach - a case study (short paper)., , und . ASP-DAC, Seite 77-80. ACM, (2000)Formal Verification of Analog and Mixed Signal Designs Using SPICE Circuit Simulation Traces., und . J. Electronic Testing, 29 (5): 715-740 (2013)Dataflow Analysis for Resource Contention and Register Leakage Properties., , und . VLSI Design, Seite 418-423. IEEE Computer Society, (2000)DFT logic verification through property based formal methods - SOC to IP., , , , und . FMCAD, Seite 33. IEEE, (2010)