Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chopra, Kaviraj
Eine Person hinzufügen mit dem Namen Chopra, Kaviraj
 

Weitere Publikationen von Autoren mit dem selben Namen

Fast Statistical Static Timing Analysis Using Smart Monte Carlo Techniques., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (6): 852-865 (2011)Statistical Timing Based Optimization using Gate Sizing., , und . DATE, Seite 400-405. IEEE Computer Society, (2005)A Framework for Battery-Aware Sensor Management., , , und . DATE, Seite 962-967. IEEE Computer Society, (2004)A Novel Approach to Perform Gate-Level Yield Analysis and Optimization Considering Correlated Variations in Power and Performance., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (2): 272-285 (2008)Efficient Algorithms for Identifying the Minimum Leakage States in CMOS Combinational Logic., , und . VLSI Design, Seite 240-. IEEE Computer Society, (2004)CAD tools for variation tolerance., und . DAC, Seite 766. ACM, (2005)A new statistical max operation for propagating skewness in statistical timing analysis., , , und . ICCAD, Seite 237-243. ACM, (2006)Implicit pseudo boolean enumeration algorithms for input vector control., und . DAC, Seite 767-772. ACM, (2004)Circuit optimization using statistical static timing analysis., , , und . DAC, Seite 321-324. ACM, (2005)Parametric yield maximization using gate sizing based on efficient statistical power and delay gradient computation., , , , und . ICCAD, Seite 1023-1028. IEEE Computer Society, (2005)