Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Average-Case Optimized Technology Mapping of One-Hot Domino CircuitsAverage-Case Optimized Transistor-Level Technology Mapping of Extended Burst-Mode Circuits.

W. Chou, P. Beerel, R. Ginosar, R. Kol, C. Myers, S. Rotem, K. Stevens, und K. Yun. ASYNC, Seite 80-. IEEE Computer Society, (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

A. Laukemann

Elke Peter University of Stuttgart

Univ. -Prof. Dr. Rene Peters University of Stuttgart

A. Laukemann

A. Laukemann

Weitere Publikationen von Autoren mit dem selben Namen

Performance Bounds of Asynchronous Circuits with Mode-Based Conditional Behavior.M. Najibi, und P. Beerel. ASYNC, Seite 9-16. IEEE Computer Society, (2012)Technology mapping of timed circuits.C. Myers, P. Beerel, und T. Meng. ASYNC, Seite 138-. IEEE Computer Society, (1995)Deriving Performance Bounds for Conditional Asynchronous Circuits Using Linear Programing.M. Najibi, und P. Beerel. ASYNC, Seite 75-82. IEEE Computer Society, (2013)An asynchronous pipeline comparisons with application to DCT matrix-vector multiplication.S. Tugsinavisut, S. Jirayucharoensak, und P. Beerel. ISCAS (5), Seite 361-364. IEEE, (2003)An Asynchronous Low-Power High-Performance Sequential Decoder Implemented With QDI Templates.R. Ozdag, und P. Beerel. IEEE Trans. VLSI Syst., 14 (9): 975-985 (2006)Average-case technology mapping of asynchronous burst-mode circuits.W. Chou, P. Beerel, und K. Yun. IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (10): 1418-1434 (1999)Implicit enumeration of strongly connected components and anapplication to formal verification.A. Xie, und P. Beerel. IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (10): 1225-1230 (2000)Sibling-substitution-based BDD minimization using don't cares.Y. Hong, P. Beerel, J. Burch, und K. McMillan. IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (1): 44-55 (2000)Average-Case Optimized Technology Mapping of One-Hot Domino CircuitsAverage-Case Optimized Transistor-Level Technology Mapping of Extended Burst-Mode Circuits.W. Chou, P. Beerel, R. Ginosar, R. Kol, C. Myers, S. Rotem, K. Stevens, und K. Yun. ASYNC, Seite 80-. IEEE Computer Society, (1998)Blade-OC Asynchronous Resilient Template ‡ This research has been supported in part by NSF Grant #1619415.M. Herrera, T. Wang, und P. Beerel. PATMOS, Seite 147-154. IEEE, (2018)