Autor der Publikation

Equivalence Checking for Partial Implementations Revisited.

, , , , , und . MBMV, Seite 61-70. Institut für Angewandte Mikroelektronik und Datentechnik, Fakultät für Informatik und Elektrotechnik, Universität Rostock, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Simple interpolants for linear arithmetic., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Exploiting structure in an AIG based QBF solver., und . DATE, Seite 1596-1601. IEEE, (2009)SAT Modulo BDD -- A Combined Verification Approach for Incomplete Designs., , , , und . MBMV, Seite 107-116. Fraunhofer Verlag, (2010)Checking Equivalence for Circuits Containing Incompletely Specified Boxes., und . ICCD, Seite 56-63. IEEE Computer Society, (2002)Functional decomposition with applications to FPGA synthesis.. Kluwer, (2001)BDD minimization using symmetries., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (2): 81-100 (1999)Fully Symbolic TCTL Model Checking for Incomplete Timed Systems., und . ECEASST, (2013)Exact State Set Representations in the Verification of Linear Hybrid Systems with Large Discrete State Space., , , , , , , , und . ATVA, Volume 4762 von Lecture Notes in Computer Science, Seite 425-440. Springer, (2007)Task Variants with Different Scratchpad Memory Consumption in Multi-Task Environments., und . ARCS, Volume 9637 von Lecture Notes in Computer Science, Seite 143-156. Springer, (2016)Computation of minimal counterexamples by using black box techniques and symbolic methods., , und . ICCAD, Seite 273-280. IEEE Computer Society, (2007)