PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ueng, Yeong-Luh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Forged Seal Imprint Identification Based on Regression Analysis on Imprint Borders and Metrics Comparisons.

, , , und . DSC, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ueng, Yeong-Luh
Eine Person hinzufügen mit dem Namen Ueng, Yeong-Luh
 

Weitere Publikationen von Autoren mit dem selben Namen

A Construction of Physical-Layer Systematic Raptor Codes Based on Protographs., , , und . IEEE Communications Letters, 19 (9): 1476-1479 (2015)Differential Amplitude/Phase Modulation for Correlated Rayleigh Fading Channels: Performance Analysis and Labeling Design., und . IEEE Trans. Communications, 62 (8): 2927-2938 (2014)An Effective Low-Complexity Error-Floor Lowering Technique for High-Rate QC-LDPC Codes., , und . IEEE Communications Letters, 22 (10): 1988-1991 (2018)Forged Seal Imprint Identification Based on Regression Analysis on Imprint Borders and Metrics Comparisons., , , und . DSC, Seite 1-5. IEEE, (2018)A high-throughput LDPC decoder for optical communication., , , , , und . ASICON, Seite 1-4. IEEE, (2013)Automatic Seal Imprint Verification Systems Using Edge Difference., , und . IEEE Access, (2019)Seal imprint verification via feature analysis and classifications., , , und . Future Generation Comp. Syst., (2019)A Tail-Biting Turbo Coded OFDM System for PAPR and BER Reduction., und . VTC Fall, Seite 1067-1071. IEEE, (2007)A Fully Parallel LDPC Decoder Architecture Using Probabilistic Min-Sum Algorithm for High-Throughput Applications., , , , und . IEEE Trans. on Circuits and Systems, 61-I (9): 2738-2746 (2014)An Efficient Multi-Standard LDPC Decoder Design Using Hardware-Friendly Shuffled Decoding., , , , und . IEEE Trans. on Circuits and Systems, 60-I (3): 743-756 (2013)