PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Bronckers, Stephane"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Interactive presentation: Simulation methodology and experimental verification for the analysis of substrate noise on LC-VCO's.

, , , , und . DATE, Seite 1520-1525. EDA Consortium, San Jose, CA, USA, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Bronckers, Stephane
Eine Person hinzufügen mit dem Namen Bronckers, Stephane
 

Weitere Publikationen von Autoren mit dem selben Namen

Design Issues and Considerations for Low-Cost 3-D TSV IC Technology., , , , , , , , , und 27 andere Autor(en). J. Solid-State Circuits, 46 (1): 293-307 (2011)Systematic stability-analysis method for analog circuits., , , und . DATE, Seite 150-155. European Design and Automation Association, Leuven, Belgium, (2006)Experimental Analysis of the Coupling Mechanisms Between a 4 GHz PPA and a 5-7 GHz LC -VCO., , , , , und . IEEE Trans. Instrumentation and Measurement, 58 (8): 2706-2713 (2009)Design issues and considerations for low-cost 3D TSV IC technology., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 148-149. IEEE, (2010)A Methodology to Predict the Impact of Substrate Noise in Analog/RF Systems., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (11): 1613-1626 (2009)Substrate Noise Coupling Mechanisms in Lightly Doped CMOS Transistors., , , und . IEEE Trans. Instrumentation and Measurement, 59 (6): 1727-1733 (2010)Interactive presentation: Simulation methodology and experimental verification for the analysis of substrate noise on LC-VCO's., , , , und . DATE, Seite 1520-1525. EDA Consortium, San Jose, CA, USA, (2007)A 52 GHz Phased-Array Receiver Front-End in 90 nm Digital CMOS., , , , und . J. Solid-State Circuits, 43 (12): 2651-2659 (2008)A Single-Inductor Dual-Band VCO in a 0.06mm2 5.6GHz Multi-Band Front-End in 90nm Digital CMOS., , , , und . ISSCC, Seite 324-325. IEEE, (2008)