Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Physical Planning Of On-Chip Interconnect Architectures.

H. Chen, B. Yao, F. Zhou, und C. Cheng. ICCD, Seite 30-35. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiaoyu Cheng University of Stuttgart

Tiffany Cheng University of Stuttgart

Univ. -Prof. Dr. Po Wen Cheng University of Stuttgart

Phi-Long Chung University of Stuttgart

Kuan Meng University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Modeling and Analysis of Power Distribution Networks in 3-D ICs.X. Hu, P. Du, J. Buckwalter, und C. Cheng. IEEE Trans. VLSI Syst., 21 (2): 354-366 (2013)Corner block list representation and its application to floorplan optimization.X. Hong, S. Dong, G. Huang, Y. Cai, C. Cheng, und J. Gu. IEEE Trans. on Circuits and Systems, 51-II (5): 228-233 (2004)Improved Channel Routing by Via Minimization and Shifting.C. Cheng, und D. Deutsch. DAC, Seite 677-680. (1988)Physical Planning Of On-Chip Interconnect Architectures.H. Chen, B. Yao, F. Zhou, und C. Cheng. ICCD, Seite 30-35. IEEE Computer Society, (2002)Reliability aware through silicon via planning for 3D stacked ICs.A. Arani, X. Hu, H. Peng, C. Cheng, W. Yu, M. Popovich, T. Toms, und X. Chen. DATE, Seite 288-291. IEEE, (2009)Layer minimization in escape routing for staggered-pin-array PCBs.Y. Ho, X. Shih, Y. Chang, und C. Cheng. ASP-DAC, Seite 187-192. IEEE, (2013)A new layout-driven timing model for incremental layout optimization.F. Liu, J. Lillis, und C. Cheng. ASP-DAC, Seite 127-131. IEEE, (1997)Efficient power network analysis with complete inductive modeling.S. Zeng, W. Yu, W. Zhang, J. Wang, X. Hong, und C. Cheng. ISQED, Seite 770-775. IEEE Computer Society, (2009)Parallel flow to analyze the impact of the voltage regulator model in nanoscale power distribution network.A. Arani, X. Hu, H. Peng, W. Yu, W. Zhang, C. Cheng, M. Popovich, X. Chen, L. Chua-Eoan, und X. Kong. ISQED, Seite 576-581. IEEE Computer Society, (2009)Hurwitz Stable Reduced Order Modelling for RLC Interconnect Trees.X. Yang, C. Cheng, W. Ku, und R. Carragher. ICCAD, Seite 222-228. IEEE Computer Society, (2000)