Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Physical Planning Of On-Chip Interconnect Architectures.

H. Chen, B. Yao, F. Zhou, und C. Cheng. ICCD, Seite 30-35. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bo Xiong University of Stuttgart

Yao Wang University of Stuttgart

Bo Hung Yu University of Stuttgart

Dr. Michael Böhm University of Stuttgart

Matthias Bosch University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Physical Planning Of On-Chip Interconnect Architectures.H. Chen, B. Yao, F. Zhou, und C. Cheng. ICCD, Seite 30-35. IEEE Computer Society, (2002)Adaptive Defogging of a Single Image.B. Yao, L. Huang, und C. Liu. ISCID (1), Seite 56-59. IEEE Computer Society, (2009)Brain 'talks over' boring quotes: Top-down activation of voice-selective areas while listening to monotonous direct speech quotations.B. Yao, P. Belin, und C. Scheepers. NeuroImage, 60 (3): 1832-1842 (2012)A Big Bang Big Crunch Type-2 fuzzy logic system for machine vision-based event detection and summarization in real-world ambient assisted living.B. Yao. University of Essex, Colchester, UK, (2015)British Library, EThOS.A Big Bang-Big Crunch Type-2 Fuzzy Logic System for Machine-Vision-Based Event Detection and Summarization in Real-World Ambient-Assisted Living.B. Yao, H. Hagras, D. Al-Ghazzawi, und M. Alhaddad. IEEE Trans. Fuzzy Systems, 24 (6): 1307-1319 (2016)Multi-tissue Partitioning for Whole Slide Images of Colorectal Cancer Histopathology Images with Deeptissue Net.J. Xu, C. Cai, Y. Zhou, B. Yao, G. Xu, X. Wang, K. Zhao, A. Madabhushi, Z. Liu, und L. Liang. ECDP, Volume 11435 von Lecture Notes in Computer Science, Seite 100-108. Springer, (2019)Efficient static timing analysis using a unified framework for false paths and multi-cycle paths.S. Zhou, B. Yao, H. Chen, Y. Zhu, C. Cheng, und M. Hutton. ASP-DAC, Seite 73-78. IEEE, (2006)A hierarchical three-way interconnect architecture for hexagonal processors.F. Zhou, E. Cheng, B. Yao, C. Cheng, und R. Graham. SLIP, Seite 133-139. ACM, (2003)Deterministic broadside test generation for transition path delay faults.B. Yao, I. Pomeranz, und S. Reddy. ACM Great Lakes Symposium on VLSI, Seite 135-138. ACM, (2010)Built-in generation of functional broadside tests considering primary input constraints.B. Yao, I. Pomeranz, S. Venkataraman, und E. Amyeen. ACM Great Lakes Symposium on VLSI, Seite 237-238. ACM, (2014)