PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Winemberg, LeRoy"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Case Study: Efficient SDD test generation for very large integrated circuits.

, , , , und . VTS, Seite 78-83. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Winemberg, LeRoy
Eine Person hinzufügen mit dem Namen Winemberg, LeRoy
 

Weitere Publikationen von Autoren mit dem selben Namen

Design and Analysis of a Delay Sensor Applicable to Process/Environmental Variations and Aging Measurements., , , , und . IEEE Trans. VLSI Syst., 20 (8): 1405-1418 (2012)LBIST pattern reduction by learning ATPG test cube properties., , , , und . ISQED, Seite 147-153. IEEE, (2015)Identification of testable representative paths for low-cost verification of circuit performance during manufacturing and in-field tests., , und . VTS, Seite 1-6. IEEE Computer Society, (2014)Forward prediction based on wafer sort data - A case study., , , , und . ITC, Seite 1-10. IEEE Computer Society, (2011)Aging Adaption in Integrated Circuits Using a Novel Built-In Sensor., , , , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (1): 109-121 (2015)Case Study: Efficient SDD test generation for very large integrated circuits., , , , und . VTS, Seite 78-83. IEEE Computer Society, (2011)Screening customer returns with multivariate test analysis., , , , und . ITC, Seite 1-10. IEEE Computer Society, (2012)Predictive LBIST model and partial ATPG for seed extraction., , , und . DFTS, Seite 139-146. IEEE Computer Society, (2015)BIST-RM: BIST-assisted reliability management of SoCs using on-chip clock sweeping and machine learning., , , , , und . ITC, Seite 1-10. IEEE, (2016)Speed Binning Using Machine Learning And On-chip Slack Sensors., , , und . ACM Great Lakes Symposium on VLSI, Seite 155-160. ACM, (2015)