Autor der Publikation

On-chip clock error characterization for clock distribution system.

, , und . ISVLSI, Seite 102-108. IEEE Computer Socity, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

On-chip clock error characterization for clock distribution system., , und . ISVLSI, Seite 102-108. IEEE Computer Socity, (2013)All-digital PLL array provides reliable distributed clock for SOCs., , , , , , , , und . ISCAS, Seite 2589-2592. IEEE, (2011)A reconfigurable distributed architecture for clock generation in large many-core SoC., , , und . ReCoSoC, Seite 1-8. IEEE, (2014)FPGA implementation of reconfigurable ADPLL network for distributed clock generation., , , , , , , , , und . FPT, Seite 1-4. IEEE, (2011)Complexity in heterogeneous systems on chips: Dsign and analysis challenges., , , , , , , , und . ISCAS, Seite 1997-2000. IEEE, (2014)"Swimming pool"-like distributed architecture for clock generation in large many-core SoC., , , und . ISCAS, Seite 2768-2771. IEEE, (2014)A Digitally Controlled Oscillator in a 65-nm CMOS process for SoC clock generation., , , , , und . ISCAS, Seite 2845-2848. IEEE, (2011)Design and Modeling of ADPLL with sliding-window for wide range frequency tracking., , und . NEWCAS, Seite 269-272. IEEE, (2012)FPGA prototyping of large reconfigurable ADPLL network for distributed clock generation., , , , , und . ReConFig, Seite 1-6. IEEE, (2013)A novel technique to reduce the metastability of Bang-Bang Phase Frequency Detectors., , , , , und . ISCAS, Seite 2577-2580. IEEE, (2011)