Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Accurate clock mesh sizing via sequential quadraticprogramming.

V. Mekala, Y. Liu, X. Ye, J. Hu, und P. Li. ISPD, Seite 135-142. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chenming Jiang University of Stuttgart

Huimin Hu University of Stuttgart

Yang Hu University of Stuttgart

Zhiming Hu University of Stuttgart

Univ. -Prof. Dr. -Ing. habil. Marco Huber University of Stuttgart

Qualitätssicherung in der ProduktionI. Effenberger, H. Eigenbrod, A. Frommknecht, C. Jauch, J. Denecke, und M. Huber. Springer Vieweg, Berlin, (2023)

Qualitätssicherung in der ProduktionI. Effenberger, H. Eigenbrod, A. Frommknecht, C. Jauch, J. Denecke, und M. Huber. Springer Vieweg, Berlin, (2023)Artificial Neural Network Guided Compensation of Nonlinear Payload and Wear Effects for Industrial RobotsJ. Raible, O. Rettig, B. Alt, A. Yaman, I. Gauger, L. Biasi, S. Müller, D. Katic, M. Strand, und M. Huber. 2023 IEEE 19th International Conference on Automation Science and Engineering (CASE), IEEE, (2023)KI-Anwendungsfälle in der ProduktionP. Wagner, T. Nagel, C. Hennebold, M. Huber, und W. Kraus. 1 : Produktion, Seite 71-94. Springer Vieweg, Berlin, (2023)

Weitere Publikationen von Autoren mit dem selben Namen

Algorithms for Gate Sizing and Device Parameter Selection for High-Performance Designs.M. Ozdal, S. Burns, und J. Hu. IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (10): 1558-1571 (2012)Boostable Repeater Design for Variation Resilience in VLSI Interconnects.K. Shim, und J. Hu. IEEE Trans. VLSI Syst., 21 (9): 1619-1631 (2013)Design of Voltage Overscaled Low-Power Trellis Decoders in Presence of Process Variations.Y. Liu, T. Zhang, und J. Hu. IEEE Trans. VLSI Syst., 17 (3): 439-443 (2009)Efficient Model Update for General Link-Insertion Networks.Z. Feng, P. Li, und J. Hu. ISQED, Seite 43-50. IEEE Computer Society, (2006)Soft Clock Skew Scheduling for Variation-Tolerant Signal Processing Circuits: A Case Study of Viterbi Decoders.Y. Liu, T. Zhang, und J. Hu. ISQED, Seite 749-754. IEEE Computer Society, (2007)An Efficient Algorithm for RLC Buffer Insertion.Z. Jiang, S. Hu, J. Hu, und W. Shi. ISQED, Seite 171-175. IEEE Computer Society, (2007)Transient and fine-grained voltage adaptation for variation resilience in VLSI interconnects.K. Shim, und J. Hu. ISQED, Seite 80-86. IEEE, (2011)Accelerating Clock Mesh Simulation Using Matrix-Level Macromodels and Dynamic Time Step Rounding.X. Ye, M. Zhao, R. Panda, P. Li, und J. Hu. ISQED, Seite 627-632. IEEE Computer Society, (2008)Buffer insertion with adaptive blockage avoidance.J. Hu, C. Alpert, S. Quay, und G. Gandham. IEEE Trans. on CAD of Integrated Circuits and Systems, 22 (4): 492-498 (2003)Reducing clock skew variability via crosslinks.A. Rajaram, J. Hu, und R. Mahapatra. IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (6): 1176-1182 (2006)