Autor der Publikation

FLASH: Foresighted Latency-Aware Scheduling Heuristic for Processors with Customized Datapaths.

, , , , , und . CGO, Seite 201-212. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Systematic Register Bypass Customization for Application-Specific Processors., , , , , , und . ASAP, Seite 64-74. IEEE Computer Society, (2003)Taming irregular applications via advanced dynamic parallelism on GPUs., , , , und . CF, Seite 146-154. ACM, (2018)Investigating Data Layout Transformations in Chapel., , und . IPDPS Workshops, Seite 915-924. IEEE Computer Society, (2018)Code and data partitioning for fine-grain parallelism., und . LCTES, Seite 161-164. ACM, (2007)An Architecture Framework for Transparent Instruction Set Customization in Embedded Processors., , , , , und . ISCA, Seite 272-283. IEEE Computer Society, (2005)Adaptive Task Aggregation for High-Performance Sparse Solvers on GPUs., , , , und . PACT, Seite 324-336. IEEE, (2019)Compiler-directed Data Partitioning for Multicluster Processors., und . CGO, Seite 208-220. IEEE Computer Society, (2006)Cost-Sensitive Partitioning in an Architecture Synthesis System for Multicluster Processors., , , und . IEEE Micro, 24 (3): 10-20 (2004)Extended task queuing: active messages for heterogeneous systems., , , , , , , , , und 6 andere Autor(en). SC, Seite 933-944. IEEE Computer Society, (2016)FLASH: Foresighted Latency-Aware Scheduling Heuristic for Processors with Customized Datapaths., , , , , und . CGO, Seite 201-212. IEEE Computer Society, (2004)