Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Hardware Trojan prevention using layout-level design approach., , , , , und . ECCTD, Seite 1-4. IEEE, (2015)Logic Locking: A Survey of Proposed Methods and Evaluation Metrics., und . J. Electronic Testing, 35 (3): 273-291 (2019)SECCS: SECure Context Saving for IoT Devices., , , , , und . CoRR, (2019)A New Secure Stream Cipher for Scan Chain Encryption., , , , , und . IVSW, Seite 68-73. IEEE, (2018)New testing procedure for finding insertion sites of stealthy hardware trojans., , , , und . DATE, Seite 776-781. ACM, (2015)A novel hardware logic encryption technique for thwarting illegal overproduction and Hardware Trojans., , , , und . IOLTS, Seite 49-54. IEEE, (2014)A Novel Use of Approximate Circuits to Thwart Hardware Trojan Insertion and Provide Obfuscation., , , und . IOLTS, Seite 41-42. IEEE, (2018)On the Effectiveness of Hardware Trojan Horse Detection via Side-Channel Analysis., , , und . Inf. Secur. J. A Glob. Perspect., 22 (5-6): 226-236 (2013)A regular fabric design methodology for applications requiring specific layout-level design rules., , und . Microelectronics Journal, 45 (2): 217-225 (2014)On the limitations of logic testing for detecting Hardware Trojans Horses., , , und . DTIS, Seite 1-5. IEEE, (2015)