PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Hashimoto, Masanori"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Impact of Intrinsic Parasitic Extraction Errors on Timing and Noise Estimation.

, , , , , , , , , und . IEICE Transactions, 89-A (12): 3666-3670 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hashimoto, Masanori
Eine Person hinzufügen mit dem Namen Hashimoto, Masanori
 

Weitere Publikationen von Autoren mit dem selben Namen

An Average-Performance-Oriented Subthreshold Processor Self-Timed by Memory Read Completion., , , und . IEEE Trans. on Circuits and Systems, 58-II (5): 299-303 (2011)Mixed-grained reconfigurable architecture supporting flexible reliability and C-based design., , , , , , , , und . ReConFig, Seite 1-6. IEEE, (2013)On-Chip Thermal Gradient Analysis Considering Interdependence between Leakage Power and Temperature., , , und . IEICE Transactions, 89-A (12): 3491-3499 (2006)Successive Pad Assignment for Minimizing Supply Voltage Drop., , und . IEICE Transactions, 88-A (12): 3429-3436 (2005)Transistor Sizing of LCD Driver Circuit for Technology Migration., , , , und . IEICE Transactions, 90-A (12): 2712-2717 (2007)Statistical Timing Analysis Considering Spatially and Temporally Correlated Dynamic Power Supply Noise., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (4): 541-553 (2009)Measurement and analysis of delay variation due to inductive coupling., , und . CICC, Seite 305-308. IEEE, (2005)Design guideline for resistive termination of on-chip high-speed interconnects., , und . CICC, Seite 613-616. IEEE, (2005)Adaptive performance compensation with in-situ timing error prediction for subthreshold circuits., , , und . CICC, Seite 215-218. IEEE, (2009)Automatic Generation of Standard Cell Library in VDSM Technologies., , und . ISQED, Seite 36-41. IEEE Computer Society, (2004)