Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Energy-Efficient and Metastability-Immune Timing-Error Detection and Instruction-Replay-Based Recovery Circuits for Dynamic-Variation Tolerance.

K. Bowman, J. Tschanz, N. Kim, J. Lee, C. Wilkerson, S. Lu, T. Karnik, und V. De. ISSCC, Seite 402-403. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

A. Laukemann

Allison Keith University of Stuttgart

A. Laukemann

A. Laukemann

A. Vo{\ss}

Weitere Publikationen von Autoren mit dem selben Namen

Optimal n-tier multilevel interconnect architectures for gigascale integration (GSI).R. Venkatesan, J. Davis, K. Bowman, und J. Meindl. IEEE Trans. VLSI Syst., 9 (6): 899-912 (2001)Welcome to ISQED 2013.M. Budnik, R. Topaloglu, P. Chatterjee, K. Bowman, K. Gadepally, P. Wesling, S. Alam, und R. Joshi. ISQED, IEEE, (2013)Within-die variation-aware dynamic-voltage-frequency scaling core mapping and thread hopping for an 80-core processor.S. Dighe, S. Vangal, P. Aseron, S. Kumar, T. Jacob, K. Bowman, J. Howard, J. Tschanz, V. Erraguntla, N. Borkar und 2 andere Autor(en). ISSCC, Seite 174-175. IEEE, (2010)Circuit techniques for dynamic variation tolerance.K. Bowman, J. Tschanz, C. Wilkerson, S. Lu, T. Karnik, V. De, und S. Borkar. DAC, Seite 4-7. ACM, (2009)A Unified Clock and Switched-Capacitor-Based Power Delivery Architecture for Variation Tolerance in Low-Voltage SoC Domains.F. ur Rahman, S. Kim, N. John, R. Kumar, X. Li, R. Pamula, K. Bowman, und V. Sathe. J. Solid-State Circuits, 54 (4): 1173-1184 (2019)An All-Digital Unified Clock Frequency and Switched-Capacitor Voltage Regulator for Variation Tolerance in a Sub-Threshold ARM Cortex M0 Processor.F. ur Rahman, S. Kim, N. John, R. Kumar, X. Li, R. Pamula, K. Bowman, und V. Sathe. VLSI Circuits, Seite 65-66. IEEE, (2018)A 7nm All-Digital Unified Voltage and Frequency Regulator Based on a High-Bandwidth 2-Phase Buck Converter with Package Inductors.F. Atallah, K. Bowman, H. Nguyen, J. Jeong, D. Yingling, Y. Sun, B. Appel, A. Polomik, M. Harinath, J. Morelli und 4 andere Autor(en). ISSCC, Seite 316-318. IEEE, (2019)A 45nm resilient and adaptive microprocessor core for dynamic variation tolerance.J. Tschanz, K. Bowman, S. Lu, P. Aseron, M. Khellah, A. Raychowdhury, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik und 1 andere Autor(en). ISSCC, Seite 282-283. IEEE, (2010)Resilient design in scaled CMOS for energy efficiency.J. Tschanz, K. Bowman, M. Khellah, C. Wilkerson, B. Geuskens, D. Somasekhar, A. Raychowdhury, J. Kulkarni, C. Tokunaga, S. Lu und 2 andere Autor(en). ASP-DAC, Seite 625. IEEE, (2010)Within-Die Variation-Aware Dynamic-Voltage-Frequency-Scaling With Optimal Core Allocation and Thread Hopping for the 80-Core TeraFLOPS Processor.S. Dighe, S. Vangal, P. Aseron, S. Kumar, T. Jacob, K. Bowman, J. Howard, J. Tschanz, V. Erraguntla, N. Borkar und 2 andere Autor(en). J. Solid-State Circuits, 46 (1): 184-193 (2011)