PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Fimmel, Dirk"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Hardware-Software System for Tomographic Reconstruction.

, , , und . Journal of Circuits, Systems, and Computers, 12 (2): 203- (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dirk Pfl\"uger

Univ. -Prof. Dr. Dirk Pflüger University of Stuttgart

Dr. -Ing. Dirk Schlabing University of Stuttgart

Dirk Srocke University of Stuttgart

Univ. -Prof. Dr. Dirk Hachmeister University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimal Software Pipelining Under Register Constraints., und . PDPTA, CSREA Press, (2000)Determination of the Processor Functionality in the Design of Processor Arrays., und . ASAP, Seite 199-208. IEEE Computer Society, (1997)Optimal Software Pipelining with Rational Initiation Interval., und . PDPTA, Seite 638-643. CSREA Press, (2002)Localization of Data Transfer in Processor Arrays., und . Euro-Par, Volume 1685 von Lecture Notes in Computer Science, Seite 401-408. Springer, (1999)Design of Processor Arrays for Real-Time Applications., und . Euro-Par, Volume 1470 von Lecture Notes in Computer Science, Seite 1018-1028. Springer, (1998)A Hardware-Software System for Tomographic Reconstruction., , , und . Journal of Circuits, Systems, and Computers, 12 (2): 203- (2003)Design of Processor Arrays for Reconfigurable Architectures., und . The Journal of Supercomputing, 19 (1): 41-56 (2001)Optimal Software Pipelining Under Resource Constraints., und . Int. J. Found. Comput. Sci., 12 (6): 697-718 (2001)Propagation of I/O-Variables in Massively Parallel Processor Arrays., und . PDP, Seite 501-509. IEEE Computer Society, (1996)Exploitation of Instruction-Level Parallelism for Optimal Loop Scheduling., , und . Interaction between Compilers and Computer Architectures, Seite 13-21. IEEE Computer Society, (2004)