Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Low Leakage SOI CMOS Static Memory Cell With Ultra-Low Power Diode.

D. Levacq, V. Dessard, und D. Flandre. J. Solid-State Circuits, 42 (3): 689-702 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Denis Dertli University of Stuttgart

Pavel Denisov University of Stuttgart

Denis Ouedraogo University of Stuttgart

Denis Schwachhofer University of Stuttgart

Denis Acker University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Design of an Ultra-Low-Power Multi-Stage AC/DC Voltage Rectifier and Multiplier Using a Fully-Automated and Portable Design Methodology.P. Haddad, G. Gosset, und D. Flandre. J. Low Power Electronics, 8 (2): 197-206 (2012)Harmonic distortion analysis of double gate graded-channel MOSFETs operating in saturation.R. Doria, A. Cerdeira, J. Raskin, D. Flandre, und M. Pavanello. Microelectronics Journal, 39 (12): 1663-1670 (2008)Understanding the limitations and improving the relevance of SPICE simulations in side-channel security evaluations.D. Kamel, M. Renauld, D. Flandre, und F. Standaert. J. Cryptographic Engineering, 4 (3): 187-195 (2014)ULPFA: A New Efficient Design of a Power-Aware Full Adder.I. Hassoune, D. Flandre, I. O'Connor, und J. Legat. IEEE Trans. on Circuits and Systems, 57-I (8): 2066-2074 (2010)Impact of Technology Scaling on Digital Subthreshold Circuits.D. Bol, R. Ambroise, D. Flandre, und J. Legat. ISVLSI, Seite 179-184. IEEE Computer Society, (2008)Dynamic differential self-timed logic families for robust and low-power security ICs.I. Hassoune, F. Macé, D. Flandre, und J. Legat. Integration, 40 (3): 355-364 (2007)Robustness-aware sleep transistor engineering for power-gated nanometer subthreshold circuits.D. Bol, C. Hocquet, D. Flandre, und J. Legat. ISCAS, Seite 1484-1487. IEEE, (2010)Multilevel Half-Rate Phase Detector for Clock and Data Recovery Circuits.C. Gimeno, D. Bol, und D. Flandre. IEEE Trans. VLSI Syst., 26 (9): 1807-1811 (2018)A 16×16 CMOS Capacitive Biosensor Array Towards Detection of Single Bacterial Cell.N. Couniot, L. Francis, und D. Flandre. IEEE Trans. Biomed. Circuits and Systems, 10 (2): 364-374 (2016)Low Leakage SOI CMOS Static Memory Cell With Ultra-Low Power Diode.D. Levacq, V. Dessard, und D. Flandre. J. Solid-State Circuits, 42 (3): 689-702 (2007)