Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Structural-Based Power-Aware Assignment of Don't Cares for Peak Power Reduction during Scan Testing.

N. Badereddine, P. Girard, S. Pravossoudovitch, C. Landrault, A. Virazel, und H. Wunderlich. VLSI-SoC, Seite 403-408. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christian León University of Stuttgart

Christian Hölzl University of Stuttgart

Christian Bartsch University of Stuttgart

Christian Semmler University of Stuttgart

Christian Hermann University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

High Defect Coverage with Low-Power Test Sequences in a BIST Environment.P. Girard, C. Landrault, S. Pravossoudovitch, A. Virazel, und H. Wunderlich. IEEE Design & Test of Computers, 19 (5): 44-52 (2002)Delay Fault Testing: Choosing Between Random SIC and Random MIC Test Sequences.A. Virazel, R. David, P. Girard, C. Landrault, und S. Pravossoudovitch. J. Electronic Testing, 17 (3-4): 233-241 (2001)A Gated Clock Scheme for Low Power Testing of Logic Cores.Y. Bonhomme, P. Girard, L. Guiller, C. Landrault, S. Pravossoudovitch, und A. Virazel. J. Electronic Testing, 22 (1): 89-99 (2006)A Gated Clock Scheme for Low Power Scan-Based BIST.Y. Bonhomme, P. Girard, L. Guiller, C. Landrault, und S. Pravossoudovitch. IOLTW, Seite 87-89. IEEE Computer Society, (2001)An adjacency-based test pattern generator for low power BIST design.P. Girard, L. Guiller, C. Landrault, und S. Pravossoudovitch. Asian Test Symposium, Seite 459-464. IEEE Computer Society, (2000)Effectiveness of a Variable Sampling Time Strategy for Delay Fault Diagnosis.D. Dumas, P. Girard, C. Landrault, und S. Pravossoudovitch. EDAC-ETC-EUROASIC, Seite 518-523. IEEE Computer Society, (1994)A Test Vector Inhibiting Technique for Low Energy BIST Design.P. Girard, L. Guiller, C. Landrault, und S. Pravossoudovitch. VTS, Seite 407-412. IEEE Computer Society, (1999)An optimized BIST test pattern generator for delay testing.P. Girard, C. Landrault, V. Moreda, und S. Pravossoudovitch. VTS, Seite 94-100. IEEE Computer Society, (1997)Design of Routing-Constrained Low Power Scan Chains.Y. Bonhomme, P. Girard, L. Guiller, C. Landrault, S. Pravossoudovitch, und A. Virazel. DATE, Seite 62-67. IEEE Computer Society, (2004)Electrical Simulation Model of the 2T-FLOTOX Core-Cell for Defect Injection and Faulty Behavior Prediction in eFlash Memories.O. Ginez, J. Daga, P. Girard, C. Landrault, S. Pravossoudovitch, und A. Virazel. European Test Symposium, Seite 77-84. IEEE Computer Society, (2007)