Autor der Publikation

Double Modular Redundancy (DMR) Based Fault Tolerance Technique for Combinational Circuits.

, und . Journal of Circuits, Systems, and Computers, 27 (6): 1850097:1-1850097:17 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient test compression technique based on block merging.. IET Computers & Digital Techniques, 2 (5): 327-335 (2008)Test data compression for system-on-a-chip using extended frequency-directed run-length code.. IET Computers & Digital Techniques, 2 (3): 155-163 (2008)A static test compaction technique for combinational circuits based on independent fault clustering., und . ICECS, Seite 1316-1319. IEEE, (2003)Efficient Static Compaction Techniques for Sequential Circuits Based on Reverse-Order Restoration and Test Relaxation., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (11): 2556-2564 (2006)A probabilistic pairwise swap search state assignment algorithm for sequential circuit optimization.. Integration, (2017)A generalized modular redundancy scheme for enhancing fault tolerance of combinational circuits., und . Microelectronics Reliability, 54 (1): 316-326 (2014)Defect-tolerant n2-transistor structure for reliable nanoelectronic designs., , , und . IET Computers & Digital Techniques, 3 (6): 570-580 (2009)An Efficient Test Relaxation Technique for Synchronous Sequential Circuits., und . VTS, Seite 179-185. IEEE Computer Society, (2003)On efficient extraction of partially specified test sets for synchronous sequential circuits., und . ISCAS (5), Seite 545-548. IEEE, (2003)A Fault Tolerance Technique for Combinational Circuits Based on Selective-Transistor Redundancy., , , und . IEEE Trans. VLSI Syst., 25 (1): 224-237 (2017)