Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Versatile and Efficient Techniques for Speeding-Up Circuit Level Simulated Fault-Injection Campaigns., , und . PRDC, Seite 17-23. IEEE Computer Society, (2008)Efficient Two-Dimensional Error Codes for Multiple Bit Upsets Mitigation in Memory., , , und . DFT, Seite 129-135. IEEE Computer Society, (2010)New SEC-DED-DAEC codes for multiple bit upsets mitigation in memory., , und . VLSI-SoC, Seite 254-259. IEEE, (2011)A Layout-Based Soft Error Vulnerability Estimation Approach for Combinational Circuits Considering Single Event Multiple Transients (SEMTs)., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (6): 1109-1122 (2019)Siamese Attentional Keypoint Network for High Performance Visual Tracking., , , , und . CoRR, (2019)A mixed-signal simulator for VHDL-AMS., , , , , und . ASP-DAC, Seite 287-292. ACM, (2001)Adaptive Object Tracking with Complementary Models., , , , , , und . IEICE Transactions, 101-D (11): 2849-2854 (2018)Low cost and highly reliable radiation hardened latch design in 65 nm CMOS technology., , , und . Microelectronics Reliability, 55 (6): 863-872 (2015)New Mix codes for multiple bit upsets mitigation in fault-secure memories., , , , und . Microelectronics Journal, 42 (3): 553-561 (2011)CORDIC-Based Unified Architectures for Computation of DCT/IDCT/DST/IDST., , und . CSSP, 33 (3): 799-814 (2014)