PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Riesgo, Teresa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-complexity timing synchronization scheme for MB-OFDM UWB receiver based on sign-bit.

, , und . ICUWB, Seite 311-315. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Teresa Schnellbach University of Stuttgart

Dr. phil. Erina Teresa Rigotti University of Stuttgart

Dr. phil. Teresa Gomes Cipriano Nabais Conde University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Reconfigurable Networks on Chip: DRNoC architecture., , und . Journal of Systems Architecture - Embedded Systems Design, 56 (7): 293-302 (2010)A Modular Architecture for Nodes in Wireless Sensor Networks., , , und . J. UCS, 12 (3): 328-339 (2006)Multiple feature points representation in target localization of wireless visual sensor networks., , , , und . J. Network and Computer Applications, (2015)Quality Estimation of Test Vectors and Functional Validation Procedures Based on Fault and Error Models., , , und . DATE, Seite 955-956. IEEE Computer Society, (1998)Noise-agnostic adaptive image filtering without training references on an evolvable hardware platform., , , , und . DASIP, Seite 182-189. IEEE, (2013)A hardware in the loop design methodology for FPGA system and its application to complex functions., , , und . VLSI-DAT, Seite 1-4. IEEE, (2012)A novel scalable Deblocking Filter architecture for H.264/AVC and SVC video codecs., , , , , , und . ICME, Seite 1-6. IEEE Computer Society, (2011)Design methodologies based on hardware description languages., , und . IEEE Trans. Industrial Electronics, 46 (1): 3-12 (1999)Run-Time Scalable Systolic Coprocessors for Flexible Multimedia SoPCs., , , und . FPL, Seite 70-76. IEEE Computer Society, (2010)Reconfigurable Heterogeneous Communications and Core Reallocation for Dynamic HW Task Management., , und . ISCAS, Seite 873-876. IEEE, (2007)