PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Yogendra, Karthik"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Universal Hardware-Driven PVT and Layout-Aware Predictive Failure Analytics for SRAM.

, , , , , , , und . IEEE Trans. VLSI Syst., 24 (3): 968-978 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Karthik Pandaram University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Exploring Boolean and Non-Boolean Computing Applications of Spin Torque Devices., , , und . CoRR, (2013)Beyond charge-based computation: Boolean and non-Boolean computing with spin torque devices., , , und . ISLPED, Seite 139-142. IEEE, (2013)Design of ultra high density and low power computational blocks using nano-magnets., , , und . ISQED, Seite 223-230. IEEE, (2013)Spin-Transfer Torque Devices for Logic and Memory: Prospects and Perspectives., , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 35 (1): 1-22 (2016)Energy efficient computing using coupled Dual-Pillar Spin Torque Nano Oscillators., , und . NANOARCH, Seite 28-29. IEEE Computer Society, (2013)Domain wall motion-based low power hybrid spin-CMOS 5-bit Flash Analog Data Converter., , , und . ISQED, Seite 604-609. IEEE, (2015)Spin torque nano-oscillator based Oscillatory Neural Network., , , und . IJCNN, Seite 1387-1394. IEEE, (2016)Exploring Spin-Transfer-Torque Devices for Logic Applications., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (9): 1441-1454 (2015)Prospects of efficient neural computing with arrays of magneto-metallic neurons and synapses., , , und . ASP-DAC, Seite 115-120. IEEE, (2016)A Universal Hardware-Driven PVT and Layout-Aware Predictive Failure Analytics for SRAM., , , , , , , und . IEEE Trans. VLSI Syst., 24 (3): 968-978 (2016)