Autor der Publikation

A 72 dB DR, CT ΔΣ Modulator Using Digitally Estimated, Auxiliary DAC Linearization Achieving 88 fJ/conv-step in a 25 MHz BW.

, , , , , und . J. Solid-State Circuits, 49 (2): 392-404 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Correlation-Based Background Error Estimation Technique for Bandpass Delta-Sigma ADC DACs., , , und . IEEE Trans. on Circuits and Systems, 58-II (11): 748-752 (2011)Low power quantizer design in CT Delta Sigma modulators., , , , und . ISCAS, Seite 1990-1993. IEEE, (2013)An 8.5 mW Continuous-Time ΔΣ Modulator With 25 MHz Bandwidth Using Digital Background DAC Linearization to Achieve 63.5 dB SNDR and 81 dB SFDR., , , und . J. Solid-State Circuits, 46 (12): 2869-2881 (2011)A power efficient MDAC design with correlated double sampling for a 2-step-flash ADC., , und . ISCAS, Seite 3138-3141. IEEE, (2012)A DAC cell with improved ISI and noise performance using native switching for multi-bit CT Delta Sigma modulators., , , und . ISCAS, Seite 574-577. IEEE, (2013)A Multi-mode GSM to LTE100 ADC., , , , und . ESSCIRC, Seite 246-249. IEEE, (2018)Digital Resolution Requirements in 0-X MASH Delta-Sigma-Modulators., , und . ICECS, Seite 1-4. IEEE, (2021)A 72dB-DR ΔΣ CT modulator using digitally estimated auxiliary DAC linearization achieving 88fJ/conv in a 25MHz BW., , , , und . ISSCC, Seite 154-156. IEEE, (2012)An 8mW 50MS/s CT ΔΣ modulator with 81dB SFDR and digital background DAC linearization., , , und . ISSCC, Seite 472-474. IEEE, (2011)Integrator swing reduction in feedback compensated Sigma-Delta modulators., , , und . ISCAS, Seite 2026-2029. IEEE, (2013)