Autor der Publikation

Low Power SER Tolerant Design to Mitigate Single Event Transients in Nanoscale Circuits.

, , und . J. Low Power Electronics, 1 (2): 182-193 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Elakkumanan, Praveen
Eine Person hinzufügen mit dem Namen Elakkumanan, Praveen
 

Weitere Publikationen von Autoren mit dem selben Namen

DG-SRAM: a low leakage memory circuit., , und . SoCC, Seite 167-170. IEEE, (2005)Leakage Reduction for Domino Circuits in Sub-65nm Technologies., , und . SoCC, Seite 164-167. IEEE, (2006)RG-SRAM: A Low Gate Leakage Memory Design., , und . ISVLSI, Seite 295-296. IEEE Computer Society, (2005)A Low-Power Current-Mode Clock Distribution Scheme for Multi-GHz NoC-Based SoCs., , , und . VLSI Design, Seite 130-133. IEEE Computer Society, (2005)Low Power SER Tolerant Design to Mitigate Single Event Transients in Nanoscale Circuits., , und . J. Low Power Electronics, 1 (2): 182-193 (2005)Tutorial 6: Enhancing Yield through Design for Manufacturability (DFM).. ISQED, Seite 8-9. IEEE Computer Society, (2008)Leakage aware SER reduction technique for UDSM logic circuits., , , und . SoCC, Seite 82-85. IEEE, (2004)Intra-die process parameter variation and leakage analysis of cache at the microarchitectural level., , und . SoCC, Seite 79-82. IEEE, (2007)High Speed Robust Current Sense Amplifier for Nanoscale Memories: - A Winner Take All Approach., , und . VLSI Design, Seite 569-574. IEEE Computer Society, (2006)Time Redundancy Based Scan Flip-Flop Reuse To Reduce SER Of Combinational Logic., , und . ISQED, Seite 617-624. IEEE Computer Society, (2006)