PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Zhou, Dian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Minimization of chip size and power consumption of high-speed VLSI buffers.

, und . ISPD, Seite 186-191. ACM, (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Huan Zhou University of Stuttgart

Yangchao Zhou University of Stuttgart

Qian Zhou University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Integrating advanced reasoning into a SAT solver., , und . Science in China Series F: Information Sciences, 48 (3): 366-378 (2005)A context-aware computing mediated dynamic service composition and reconfiguration for ubiquitous environment., , , , , und . IOT, Seite 16-23. IEEE, (2012)Automated Technology Migration Methodology for Mixed-Signal Circuit Based on Multistart Optimization Framework., , , und . IEEE Trans. VLSI Syst., 23 (11): 2595-2605 (2015)An Efficient Method for Evaluating Analog Circuit Performance Bounds Under Process Variations., , , und . IEEE Trans. on Circuits and Systems, 59-II (6): 351-355 (2012)Layout decomposition co-optimization for hybrid e-beam and multiple patterning lithography., , , , , und . ASP-DAC, Seite 652-657. IEEE, (2015)An efficient Sylvester equation solver for time domain circuit simulation by wavelet collocation method., , , und . ISCAS (4), Seite 664-667. IEEE, (2003)Two-sided projection method in variational equation model order reduction of nonlinear circuits., , , , und . ISCAS (4), Seite 816-819. IEEE, (2004)Power-optimal simultaneous buffer insertion/sizing and uniform wire sizing for single long wires., , , und . ISCAS (1), Seite 113-116. IEEE, (2005)A Two-pole Circuit Model for VLSI High-speed Interconnection., , , , und . ISCAS, Seite 2129-2132. IEEE, (1993)An optimized mapping algorithm based on Simulated Annealing for regular NoC architecture., , , , , und . ASICON, Seite 389-392. IEEE, (2011)