Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sakuma, Katsuyuki
Eine Person hinzufügen mit dem Namen Sakuma, Katsuyuki
 

Weitere Publikationen von Autoren mit dem selben Namen

Three-dimensional silicon integration., , , , , , , , , und 6 andere Autor(en). IBM Journal of Research and Development, 52 (6): 553-569 (2008)Thermal stress analysis of die stacks with fine-pitch IMC interconnections for 3D integration., , , , , , , , und . 3DIC, Seite 1-7. IEEE, (2011)Thermal design guideline and new cooling solution for a three-dimensional (3D) chip stack., , , , , , , , , und 1 andere Autor(en). 3DIC, Seite 1-8. IEEE, (2013)Thermal resistance measurements of interconnections for a three-dimensional (3D) chip stack., , , und . 3DIC, Seite 1-5. IEEE, (2009)3D chip stacking with C4 technology., , , , , , , , , und 4 andere Autor(en). IBM Journal of Research and Development, 52 (6): 599-609 (2008)10 µm fine pitch Cu/Sn micro-bumps for 3-D super-chip stack., , , , , , , , , und . 3DIC, Seite 1-6. IEEE, (2009)Chip-level TSV integration for rapid prototyping of 3D system LSIs., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2011)Future system-on-silicon LSI chips., , , , , und . IEEE Micro, 18 (4): 17-22 (1998)High density 3D integration by pre-applied Inter Chip Fill., , , , , , , , und . 3DIC, Seite 1-5. IEEE, (2010)3D chip-stacking technology with through-silicon vias and low-volume lead-free interconnections., , , , , , , , , und 3 andere Autor(en). IBM Journal of Research and Development, 52 (6): 611-622 (2008)