PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Jr., Earl E. Swartzlander"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Long Residue Checking for Adders.

, und . ASAP, Seite 177-180. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

E. Zafeiriou

E. Garrelts

P. E. Bl\"ochl

Andr{\'{e}} Buchau

Umm-E Habiba University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A Spanning Tree Carry Lookahead Adder., und . IEEE Trans. Computers, 41 (8): 931-939 (1992)A Fused Floating-Point Three-Term Adder., und . IEEE Trans. on Circuits and Systems, 61-I (10): 2842-2850 (2014)Exploiting asymmetry in Booth-encoded multipliers for reduced energy multiplication., und . ACSSC, Seite 722-726. IEEE, (2015)A parallel implementation of the 2-D discrete wavelet transform without interprocessor communications., , und . IEEE Trans. Signal Processing, 47 (11): 3179-3184 (1999)A pipelined architecture for the multidimensional DFT., und . IEEE Trans. Signal Processing, 49 (9): 2096-2102 (2001)A scaled DCT architecture with the CORDIC algorithm., und . IEEE Trans. Signal Processing, 50 (1): 160-167 (2002)Cascaded Implementation of an Iterative Inverse--Square--Root Algorithm, with Overflow Lookahead., , und . IEEE Symposium on Computer Arithmetic, Seite 115-. IEEE Computer Society, (1995)Hardware Design and Arithmetic Algorithms for a Variable-Precision, Interval Arithmetic Coprocessor., und . IEEE Symposium on Computer Arithmetic, Seite 222-229. IEEE Computer Society, (1995)Estimating the power consumption of CMOS adders., und . IEEE Symposium on Computer Arithmetic, Seite 210-216. IEEE Computer Society/, (1993)A low-power dual-path floating-point fused add-subtract unit., , und . ACSCC, Seite 998-1002. IEEE, (2012)