Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

2D pictures of FM01-17

B. Ceranski, D. Fritsch, G. Mammadov, M. Niklaus, T. Schweizer, S. Simon, J. Wagner, und K. Zhan. Dataset, (2021)Related to: FRITSCH, Dieter ; WAGNER, Jörg F ; CERANSKI, Beate ; SIMON, Sven ; NIKLAUS, Maria ; ZHAN, Kun ; MAMMADOV, Gasim: Making Historical Gyroscopes Alive—2D and 3D Preservations by Sensor Fusion and Open Data Access. In: Sensors, 21 (2021), Nr. 3, S. 957. doi: 10.3390/s21030957.
DOI: 10.18419/darus-1260

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. -Ing. Sven Simon University of Stuttgart

Sven Stark University of Stuttgart

Hon. -Prof. Dr. -Ing. Volker Simon University of Stuttgart

Adina Lucia Simonovic University of Stuttgart

Sven Fischer

Weitere Publikationen von Autoren mit dem selben Namen

Low Power CORDIC Implementation Using Redundant Number Representation.C. Schimpfle, S. Simon, und J. Nossek. ASAP, Seite 154-161. IEEE Computer Society, (1997)The impact of clock gating schemes on the power dissipation of synthesizable register files.M. Müller, A. Wortmann, S. Simon, M. Kugel, und T. Schoenauer. ISCAS (2), Seite 609-612. IEEE, (2004)Built-in self test architectures for multistage interconnection networks.E. Bernard, S. Simon, und J. Nossek. ED&TC, Seite 176-180. IEEE Computer Society, (1996)An image filter technique to relax particle image velocimetry.L. Rockstroh, S. Wahl, Z. Wang, P. Werner, und S. Simon. EUSIPCO, Seite 283-287. IEEE, (2011)Low power synthesizable register files for processor and IP cores.M. Müller, S. Simon, H. Gryska, A. Wortmann, und S. Buch. Integration, 39 (2): 131-155 (2006)Memory-efficient parallelization of JPEG-LS with relaxed context update.S. Wahl, Z. Wang, C. Qiu, M. Wróblewski, L. Rockstroh, und S. Simon. PCS, Seite 142-145. IEEE, (2010)Architecture for parallel marker-free variable length streams decoding.Y. Baroud, J. Velarde, Z. Wang, S. Kieß, S. Najmabadi, G. Jajnabalkya, und S. Simon. J. Real-Time Image Processing, 16 (6): 2127-2146 (2019)An FPGA-Based Residual Recurrent Neural Network for Real-Time Video Super-ResolutionK. Sun, M. Koch, Z. Wang, S. Jovanovic, H. Rabah, und S. Simon. IEEE transactions on circuits and systems for video technology, 32 (4): 1739-1750 (2022)Information about KK08-09B. Ceranski, D. Fritsch, G. Mammadov, M. Niklaus, T. Schweizer, S. Simon, J. Wagner, und K. Zhan. Dataset, (2021)Information about KK14-09B. Ceranski, D. Fritsch, G. Mammadov, M. Niklaus, T. Schweizer, S. Simon, J. Wagner, und K. Zhan. Dataset, (2021)