Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Microsystem and SoC Design with UMIPS.

M. McCorquodale, E. Marsman, R. Senger, F. Gebara, und R. Brown. VLSI-SOC, Seite 324-. Technische Universität Darmstadt, Insitute of Microelectronic Systems, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. phil. Niklas Brown University of Stuttgart

B. Schlecht

Richard Völker University of Stuttgart

Univ. -Prof. Dr. Richard Dipper University of Stuttgart

Richard Powers University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Reducing parasitic BJT effects in partially depleted SOI digital logic circuits.K. Das, C. Chuang, und R. Brown. Microelectronics Journal, 39 (2): 275-285 (2008)Parametric Yield Analysis and Optimization in Leakage Dominated Technologies.K. Agarwal, R. Rao, D. Sylvester, und R. Brown. IEEE Trans. VLSI Syst., 15 (6): 613-623 (2007)Dynamically Pulsed MTCMOS With Bus Encoding for Reduction of Total Power and Crosstalk Noise.H. Singh, R. Rao, K. Agarwal, D. Sylvester, und R. Brown. IEEE Trans. VLSI Syst., 18 (1): 166-170 (2010)Analog Circuit Design Methodologies to Improve Negative-Bias Temperature Instability Degradation.A. Ghosh, R. Franklin, und R. Brown. VLSI Design, Seite 369-374. IEEE Computer Society, (2010)Top-down and bottom-up approaches to stable clock synthesis.M. McCorquodale, M. Ding, und R. Brown. ICECS, Seite 575-578. IEEE, (2003)A Top-Down Microsystems Design Methodology and Associated Challenges .M. McCorquodale, F. Gebara, K. Kraver, E. Marsman, R. Senger, und R. Brown. DATE, Seite 20292-20296. IEEE Computer Society, (2003)On-Chip Process Variation Detection and Compensation Using Delay and Slew-Rate Monitoring Circuits.A. Ghosh, R. Rao, C. Chuang, und R. Brown. ISQED, Seite 815-820. IEEE Computer Society, (2008)Controlled-Load Limited Switch Dynamic Logic Circuit.J. Sivagnaname, H. Ngo, K. Nowka, R. Montoye, und R. Brown. ISQED, Seite 83-87. IEEE Computer Society, (2005)A 25MHz all-CMOS reference clock generator for XO-replacement in serial wire interfaces.M. McCorquodale, S. Pernia, S. Kubba, G. Carichner, J. O'Day, E. Marsman, J. Kuhn, und R. Brown. ISCAS, Seite 2837-2840. IEEE, (2008)Power-aware global signaling strategies.R. Rao, K. Agarwal, D. Sylvester, H. Kaul, R. Brown, und S. Nassif. ISCAS (1), Seite 604-607. IEEE, (2005)