Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Design and Implementation of Flexible Dual-Mode Soft-Output MIMO Detector With Channel Preprocessing.

Z. Yan, G. He, Y. Ren, W. He, J. Jiang, und Z. Mao. IEEE Trans. on Circuits and Systems, 62-I (11): 2706-2717 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chenming Jiang University of Stuttgart

Xiao Fei University of Stuttgart

Carolin Feifel University of Stuttgart

Mathias Feinler University of Stuttgart

Dr. -Ing. Marius Feilhauer University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A novel low power 64-kb SRAM using bit-lines charge-recycling and non-uniform cell scheme.X. Wang, J. Jiang, Z. Mao, B. Ge, und X. Zhao. ICECS, Seite 528-531. IEEE, (2011)A Rapid Scrubbing Technique for SEU Mitigation on SRAM-Based FPGAs.S. Zheng, H. You, G. He, Q. Wang, T. Si, J. Jiang, J. Jin, und N. Jing. ISCAS, Seite 1-5. IEEE, (2019)Pareto Optimal Temporal Partition Methodology for Reconfigurable Architectures Based on Multi-objective Genetic Algorithm.W. Sheng, W. He, J. Jiang, und Z. Mao. IPDPS Workshops, Seite 425-430. IEEE Computer Society, (2012)Design optimization for capacitive-resistively driven on-chip global interconnect.J. Jiang, W. He, J. Wei, Q. Wang, und Z. Mao. IEICE Electronic Express, 12 (8): 20150111 (2015)Delay Analysis and Design Optimization for Low-Swing RC-Limited Global Interconnects.J. Jiang, Z. Mao, W. Sheng, Q. Wang, und W. He. Journal of Circuits, Systems, and Computers, 25 (10): 1-31 (2016)A new asynchronous delay-insensitive link based on a 1-of-4 LETS code.C. Wang, Q. Wang, und J. Jiang. ASICON, Seite 629-632. IEEE, (2011)A New Cellular-Based Redundant TSV Structure for Clustered Faults.Q. Wang, Z. Liu, J. Jiang, N. Jing, und W. Sheng. IEEE Trans. VLSI Syst., 27 (2): 458-467 (2019)Modeling and analysis of signal transmission with Through Silicon Via (TSV) noise coupling.Z. Chen, Q. Wang, J. Xie, J. Tian, J. Jiang, Y. Li, und W. Yin. ISCAS, Seite 2646-2649. IEEE, (2013)Redundancy based Interconnect Duplication to Mitigate Soft Errors in SRAM-based FPGAs.N. Jing, J. Zhou, J. Jiang, X. Chen, W. He, und Z. Mao. ICCAD, Seite 764-769. IEEE, (2015)Parallel SER analysis for combinational and sequential standard cell circuits.W. Sheng, J. Jiang, und Z. Mao. Microelectronics Journal, (2016)