PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Murai, Shinichi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An integrated computer aided design system for gate array masterslices: Part 1. Logic reorganization system LORES-2.

, , , , , und . DAC, Seite 59-65. ACM/IEEE, (1981)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Murai, Shinichi
Eine Person hinzufügen mit dem Namen Murai, Shinichi
 

Weitere Publikationen von Autoren mit dem selben Namen

Test generation for sequential circuits using individual initial value propagation., , und . ICCAD, Seite 242-247. IEEE Computer Society, (1988)An integrated computer aided design system for gate array masterslices: Part 1. Logic reorganization system LORES-2., , , , , und . DAC, Seite 59-65. ACM/IEEE, (1981)An integrated computer aided design system for gate array masterslices: Part 2 the layout design system MARS-M3., , , , , , , und . DAC, Seite 812-819. ACM/IEEE, (1981)Rule-based testability rule check program., , , und . ICCD, Seite 95-98. IEEE Computer Society, (1990)PATEGE: an automatic DC parametric test generation system for series gated ECL circuits., , und . DAC, Seite 212-218. ACM, (1985)Test generation for scan design circuits with tri-state modules and bidirectional terminals., , , , und . DAC, Seite 71-78. ACM/IEEE, (1983)A hierarchical placement procedure with a simple blocking scheme., , , , und . DAC, Seite 18-23. ACM, (1979)MULTES/IS: An Effective and Reliable Test Generation System for Partial Scan and Non-Scan Synchronous Circuits., , , und . DAC, Seite 519-524. ACM Press, (1989)LORES - Logic Reorganization System., , , , , und . DAC, Seite 250-260. ACM, (1978)Tri-state bus conflict checking method for ATPG using BDD., , und . ICCAD, Seite 512-515. IEEE Computer Society / ACM, (1993)