Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

BLESS 2: accurate, memory-efficient and fast error correction method.

Y. Heo, A. Ramachandran, W. mei W. Hwu, J. Ma, und D. Chen. Bioinformatics, 32 (15): 2369-2371 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. Po Wen Cheng University of Stuttgart

Control co-design optimization of floating offshore wind turbines with tuned liquid multi-column dampersW. Yu, S. Zhou, F. Lemmer, und P. Cheng. Wind energy science, 9 (4): 1053-1068 (2024)

Hong Chen University of Stuttgart

Yiyin Chen University of Stuttgart

Jun Chen University of Stuttgart

Lu Chen University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

LOPASS: A Low-Power Architectural Synthesis System for FPGAs With Interconnect Estimation and Optimization.D. Chen, J. Cong, Y. Fan, und L. Wan. IEEE Trans. VLSI Syst., 18 (4): 564-577 (2010)Analysis of Digital Circuit Dynamic Behavior With Timed Ternary Decision Diagrams for Better-Than-Worst-Case Design.L. Wan, und D. Chen. IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (5): 662-675 (2012)Power modeling and characteristics of field programmable gate arrays.F. Li, Y. Lin, L. He, D. Chen, und J. Cong. IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (11): 1712-1724 (2005)Variation-Aware Placement With Multi-Cycle Statistical Timing Analysis for FPGAs.G. Lucas, C. Dong, und D. Chen. IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (11): 1818-1822 (2010)Real-time implementation and performance optimization of 3D sound localization on GPUs.Y. Liang, Z. Cui, S. Zhao, K. Rupnow, Y. Zhang, D. Jones, und D. Chen. DATE, Seite 832-835. IEEE, (2012)Register and thread structure optimization for GPUs.Y. Liang, Z. Cui, K. Rupnow, und D. Chen. ASP-DAC, Seite 461-466. IEEE, (2013)High-level synthesis of multiple dependent CUDA kernels on FPGA.S. Gurumani, H. Cholakkal, Y. Liang, K. Rupnow, und D. Chen. ASP-DAC, Seite 305-312. IEEE, (2013)Variation Aware Routing for Three-Dimensional FPGAs.C. Dong, S. Chilstedt, und D. Chen. ISVLSI, Seite 298-303. IEEE Computer Society, (2009)Optimizations in GPU: Smart compilers and core-level reconfiguration.D. Chen. SLIP, Seite 1. IEEE, (2013)High-Level Power Estimation and Low-Power Design Space Exploration for FPGAs.D. Chen, J. Cong, Y. Fan, und Z. Zhang. ASP-DAC, Seite 529-534. IEEE Computer Society, (2007)