Autor der Publikation

A 2-Dimension Force-Directed Scheduling Algorithm for Register-File-Connectivity Clustered VLIW Architecture.

, , , , und . ASAP, Seite 371-376. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Reliability Modeling and Management of Nanophotonic On-Chip Networks., , , , , , , , , und 1 andere Autor(en). IEEE Trans. VLSI Syst., 20 (1): 98-111 (2012)Global On-Chip Coordination at Light Speed., , , , , , , , und . IEEE Design & Test of Computers, 27 (4): 54-67 (2010)A Reconfigurable Hebbian Eigenfilter for Neurophysiological Spike Train Analysis., , , , , , und . FPL, Seite 556-561. IEEE Computer Society, (2010)A 2-Dimension Force-Directed Scheduling Algorithm for Register-File-Connectivity Clustered VLIW Architecture., , , , und . ASAP, Seite 371-376. IEEE Computer Society, (2007)A Video Specific Instruction Set Architecture for ASIP design., , , und . VLSI Design, (2007)MOPED: Accelerating Data Communication on Future CMPs., , , und . IEEE Micro, 31 (4): 42-50 (2011)On-Chip Systolic Networks for Real-Time Tracking of Pairwise Correlations Between Neurons in a Large-Scale Network., , , , und . IEEE Trans. Biomed. Engineering, 60 (1): 198-202 (2013)Heuristic on a Novel Power Management System Cooperating with Compiler., , , , und . J. Low Power Electron., 3 (1): 22-27 (2007)An Optimizing Search Method of Systolic Array Design., und . IASTED PDCS, Seite 573-577. IASTED/ACTA Press, (2002)A Retargetable Compiler of VLIW ASIP for Media Signal Processing., , , und . ESA, Seite 46-52. CSREA Press, (2006)